利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

188 条记录 (耗时 0.025 秒)

    Multi-level LDPC layer decoder
    1.
    发明授权
    Multi-level LDPC layer decoder 有权
    多级LDPC层解码器

    公开(公告)号：US08656249B2

    公开(公告)日：2014-02-18

    申请号：US13227416

    申请日：2011-09-07

    申请人： Lei Chen ,  Johnson Yen ,  Shaohua Yang

    发明人： Lei Chen ,  Johnson Yen ,  Shaohua Yang

    IPC分类号： H03M13/00

    CPC分类号： H03M13/114 ,  H03M13/116 ,  H03M13/1171

    摘要： Various embodiments of the present invention provide methods and apparatuses for multi-level layer decoding of non-binary LDPC codes. For example, an apparatus is disclosed for layer decoding of multi-level low density parity check encoded data. The apparatus includes a low density parity check decoder operable to perform layered decoding of a plurality of circulant submatrices from an H matrix. The apparatus also includes a parity check calculator connected to the low density parity check decoder, operable to detect whether a stopping criterion has been met in the low density parity check decoder. The low density parity check decoder is also operable to end a decoding operation at less than a maximum number of iterations when the stopping criterion is met.

    摘要翻译： 本发明的各种实施例提供了用于非二进制LDPC码的多级层解码的方法和装置。 例如，公开了用于多级低密度奇偶校验编码数据的层解码的装置。 该装置包括低密度奇偶校验解码器，可操作以从H矩阵执行多个循环子矩阵的分层解码。 该装置还包括连接到低密度奇偶校验解码器的奇偶校验计算器，可操作以检测低密度奇偶校验解码器中是否已经满足停止标准。 当满足停止标准时，低密度奇偶校验解码器还可操作以小于最大迭代次数来结束解码操作。

    Mixed domain FFT-based non-binary LDPC decoder
    2.
    发明授权
    Mixed domain FFT-based non-binary LDPC decoder 有权
    基于混合域FFT的非二进制LDPC解码器

    公开(公告)号：US08819515B2

    公开(公告)日：2014-08-26

    申请号：US13340951

    申请日：2011-12-30

    申请人： Lei Chen ,  Zongwang Li ,  Johnson Yen ,  Shaohua Yang

    发明人： Lei Chen ,  Zongwang Li ,  Johnson Yen ,  Shaohua Yang

    IPC分类号： H03M13/00

    CPC分类号： H03M13/114 ,  H03M13/1125 ,  H03M13/116 ,  H03M13/1171 ,  H03M13/27 ,  H03M13/2957 ,  H03M13/41 ,  H03M13/6331 ,  H03M13/6583

    摘要： Various embodiments of the present invention are related to methods and apparatuses for decoding data, and more particularly to methods and apparatuses for decoding data in a mixed domain FFT-based non-binary LDPC decoder. For example, in one embodiment an apparatus includes a message processing circuit operable to process variable node messages and check node messages in a log domain, and a check node calculation circuit in the low density parity check decoder operable to perform a Fast Fourier Transform-based check node calculation in a real domain. The message processing circuit and the check node calculation circuit perform iterative layer decoding.

    摘要翻译： 本发明的各种实施例涉及用于解码数据的方法和装置，更具体地涉及用于在混合域FFT的非二进制LDPC解码器中解码数据的方法和装置。 例如，在一个实施例中，一种装置包括消息处理电路，其可操作以处理可变节点消息并检查对数域中的节点消息，以及可操作以执行基于快速傅里叶变换的低密度奇偶校验解码器中的校验节点计算电路 在真实域中检查节点计算。 消息处理电路和校验节点计算电路进行迭代层解码。

    Mixed Domain FFT-Based Non-Binary LDPC Decoder
    6.
    发明申请
    Mixed Domain FFT-Based Non-Binary LDPC Decoder 有权
    基于混合域FFT的非二进制LDPC解码器

    公开(公告)号：US20130173988A1

    公开(公告)日：2013-07-04

    申请号：US13340951

    申请日：2011-12-30

    申请人： Lei Chen ,  Zongwang Li ,  Johnson Yen ,  Shaohua Yang

    发明人： Lei Chen ,  Zongwang Li ,  Johnson Yen ,  Shaohua Yang

    IPC分类号： H03M13/07 ,  G06F11/10

    CPC分类号： H03M13/114 ,  H03M13/1125 ,  H03M13/116 ,  H03M13/1171 ,  H03M13/27 ,  H03M13/2957 ,  H03M13/41 ,  H03M13/6331 ,  H03M13/6583

    摘要： Various embodiments of the present invention are related to methods and apparatuses for decoding data, and more particularly to methods and apparatuses for decoding data in a mixed domain FFT-based non-binary LDPC decoder. For example, in one embodiment an apparatus includes a message processing circuit operable to process variable node messages and check node messages in a log domain, and a check node calculation circuit in the low density parity check decoder operable to perform a Fast Fourier Transform-based check node calculation in a real domain. The message processing circuit and the check node calculation circuit perform iterative layer decoding.

    摘要翻译： 本发明的各种实施例涉及用于解码数据的方法和装置，更具体地涉及用于在混合域FFT的非二进制LDPC解码器中解码数据的方法和装置。 例如，在一个实施例中，一种装置包括消息处理电路，其可操作以处理可变节点消息并检查对数域中的节点消息，以及可操作以执行基于快速傅里叶变换的低密度奇偶校验解码器中的校验节点计算电路 在真实域中检查节点计算。 消息处理电路和校验节点计算电路进行迭代层解码。

    Variable Sector Size LDPC Decoder
    8.
    发明申请
    Variable Sector Size LDPC Decoder 审中-公开
    可变扇区尺寸LDPC解码器

    公开(公告)号：US20130139022A1

    公开(公告)日：2013-05-30

    申请号：US13305510

    申请日：2011-11-28

    申请人： Lei Chen ,  Yang Han ,  Zongwang Li ,  Shaohua Yang

    发明人： Lei Chen ,  Yang Han ,  Zongwang Li ,  Shaohua Yang

    IPC分类号： H03M13/05 ,  G06F11/10

    CPC分类号： H03M13/1117 ,  H03M13/116 ,  H03M13/1171 ,  H03M13/6502 ,  H03M13/6516

    摘要： Various embodiments of the present invention are related to methods and apparatuses for decoding data, and more particularly to methods and apparatuses for decoding variably sized blocks of data in an LDPC decoder. For example, in one embodiment an apparatus includes a low density parity check decoder operable to perform decoding of a plurality of circulant sub-matrices from an H matrix, and a controller connected to the low density parity check decoder, operable to omit any of the plurality of circulant sub-matrices from the decoding if they do not contain user data.

    摘要翻译： 本发明的各种实施例涉及用于解码数据的方法和装置，更具体地涉及用于在LDPC解码器中解码可变大小的数据块的方法和装置。 例如，在一个实施例中，一种装置包括低密度奇偶校验解码器，其可操作以从H矩阵执行多个循环子矩阵的解码，以及连接到低密度奇偶校验解码器的控制器，可操作以省略任何 如果它们不包含用户数据，则来自解码的多个循环子矩阵。

    SYSTEMS AND METHODS FOR DUAL PROCESS DATA DECODING
    10.
    发明申请
    SYSTEMS AND METHODS FOR DUAL PROCESS DATA DECODING 有权
    双过程数据解码的系统和方法

    公开(公告)号：US20130111289A1

    公开(公告)日：2013-05-02

    申请号：US13284730

    申请日：2011-10-28

    申请人： Fan Zhang ,  Lei Chen ,  Zongwang Li ,  Shaohua Yang ,  Yang Han ,  Wu Chang

    发明人： Fan Zhang ,  Lei Chen ,  Zongwang Li ,  Shaohua Yang ,  Yang Han ,  Wu Chang

    IPC分类号： H03M13/05 ,  G06F11/10

    CPC分类号： H03M13/1108 ,  G11B20/1833 ,  G11B2020/185 ,  H03M13/1111 ,  H03M13/1128 ,  H03M13/1142 ,  H03M13/1171 ,  H03M13/3707 ,  H03M13/451

    摘要： Various embodiments of the present invention provide systems and methods for data processing. For example, data processing systems are disclosed that include a data decoding system. The data decoding system includes a data decoder circuit and a simplified maximum likelihood value modification circuit. The data decoder circuit is operable to apply a data decode algorithm to a decoder input to yield a first decoded output and an indication of at least one point of failure of the first decoded output. The simplified maximum likelihood value modification circuit is operable to identify a symbol of the first decoded output associated with the point of failure, and to modify a subset of values associated with the identified symbol to yield a modified decoded output.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 例如，公开了包括数据解码系统的数据处理系统。 数据解码系统包括数据解码器电路和简化的最大似然值修正电路。 数据解码器电路可操作以将数据解码算法应用于解码器输入，以产生第一解码输出和第一解码输出的至少一个故障点的指示。 简化的最大似然值修改电路可操作以识别与故障点相关联的第一解码输出的符号，并且修改与所识别的符号相关联的值的子集以产生经修改的解码输出。