利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

63 条记录 (耗时 0.036 秒)

    Processor to message-based network interface using speculative techniques
    7.
    发明授权
    Processor to message-based network interface using speculative techniques 有权
    处理器以基于消息的网络接口采用投机技术

    公开(公告)号：US09176912B2

    公开(公告)日：2015-11-03

    申请号：US13369727

    申请日：2012-02-09

    申请人： Steven Perry ,  Gareth Duncan

    发明人： Steven Perry ,  Gareth Duncan

    IPC分类号： G06F13/38 ,  H04L12/861

    CPC分类号： G06F13/385 ,  G06F2213/3808 ,  H04L49/90

    摘要： Methods and systems are provided for a message network interface unit (a message interface unit), coupled to a processor, that is used for allowing the processor to send messages to a hardware unit. Methods and systems are also provided for a message interface unit, coupled to a processor, that is used for allowing a processor to receive messages from a hardware unit. The message network interface unit described herein may allow for the implementation data-intensive, real time applications, which require a substantially low message response latency and a substantially high message throughput.

    摘要翻译： 提供了一种方法和系统，用于耦合到处理器的消息网络接口单元（消息接口单元），其用于允许处理器向硬件单元发送消息。 还提供了一种方法和系统，用于耦合到处理器的消息接口单元，其用于允许处理器从硬件单元接收消息。 本文描述的消息网络接口单元可以允许执行数据密集型实时应用，其需要基本上低的消息响应延迟和基本上高的消息吞吐量。

    Method and apparatus for implementing a processor interface block with an electronic design automation tool
    8.
    发明授权
    Method and apparatus for implementing a processor interface block with an electronic design automation tool 有权
    一种用电子设计自动化工具实现处理器接口块的方法和装置

    公开(公告)号：US08402400B1

    公开(公告)日：2013-03-19

    申请号：US12932140

    申请日：2011-02-18

    申请人： Steven Perry

    发明人： Steven Perry

    IPC分类号： G06F17/50

    CPC分类号： G06F17/505 ,  G06F2217/68

    摘要： An electric design automation (EDA) tool for generating a design of a system on a field programmable gate array (FPGA) includes a library that includes a processor interface block selectable by a designer to represent a component in the design that is accessible to a processor. The EDA tool also includes a processor interface circuitry generation unit to automatically generate circuitry in the design to support the processor interface block without input from the designer.

    摘要翻译： 用于在现场可编程门阵列（FPGA）上生成系统设计的电气设计自动化（EDA）工具包括一个库，其包括由设计者可选择的处理器接口块，以表示处理器可访问的设计中的组件 。 EDA工具还包括处理器接口电路生成单元，用于在设计中自动生成电路以支持处理器接口块，而无需设计者的输入。

    Method for programming a mask-programmable logic device and device so programmed
    9.
    发明授权
    Method for programming a mask-programmable logic device and device so programmed 有权
    用于编程掩码可编程逻辑器件和如此编程的器件的方法

    公开(公告)号：US07290237B2

    公开(公告)日：2007-10-30

    申请号：US10875256

    申请日：2004-06-23

    申请人： Steven Perry ,  Gregor Nixon ,  Larry Kong ,  Alasdair Scott ,  Andrew Hall ,  Lingli Wang ,  Chris Dettmar ,  Jonathan Park ,  Richard Price

    发明人： Steven Perry ,  Gregor Nixon ,  Larry Kong ,  Alasdair Scott ,  Andrew Hall ,  Lingli Wang ,  Chris Dettmar ,  Jonathan Park ,  Richard Price

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5045 ,  G06F17/5054

    摘要： A user logic design for a mask-programmable logic device (“MPLD”) may be designed on a comparable or compatible user-programmable logic device (“UPLD”) and migrated to the MPLD, or may be designed directly on an MPLD. If the design is designed on a UPLD, the constraints of the target MPLD—i.e., differences between the devices—are taken into account so that the migration will be successful. If the design is designed directly on an MPLD, constraints of a comparable compatible UPLD are taken into account if the user indicates that the design will be migrated to the UPLD for testing. This means that when a logic design is intended to be migrated back-and-forth between a UPLD and an MPLD, only the intersection of features can be used. To facilitate migration, fixed mappings between pairs of devices may be created.

    摘要翻译： 可以在可比较或兼容的用户可编程逻辑器件（“UPLD”）上设计用于掩模可编程逻辑器件（“MPLD”）的用户逻辑设计并迁移到MPLD，或者可以直接设计在MPLD上。 如果设计是在UPLD上设计的，则会考虑目标MPLD的约束，即设备之间的差异，以便迁移将成功。 如果设计直接在MPLD上设计，则如果用户指示设计将迁移到UPLD进行测试，则会考虑可比较的兼容UPLD的约束。 这意味着当逻辑设计旨在在UPLD和MPLD之间进行迁移时，只能使用特征交集。 为了便于迁移，可以创建成对的设备之间的固定映射。