利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

27 条记录 (耗时 0.032 秒)

    METHOD OF FORMING A HYBRID SPLIT GATE SIMICONDUCTOR
    1.
    发明申请
    METHOD OF FORMING A HYBRID SPLIT GATE SIMICONDUCTOR 审中-公开
    形成混合隔离栅智能体的方法

    公开(公告)号：US20120220092A1

    公开(公告)日：2012-08-30

    申请号：US13460600

    申请日：2012-04-30

    申请人： Madhur Bobde ,  Qufei Chen ,  Misbah Ul Azam ,  Kyle Terrill ,  Yang Gao ,  Sharon Shi

    发明人： Madhur Bobde ,  Qufei Chen ,  Misbah Ul Azam ,  Kyle Terrill ,  Yang Gao ,  Sharon Shi

    IPC分类号： H01L21/336 ,  H01L21/28

    CPC分类号： H01L29/7813 ,  H01L29/407 ,  H01L29/66727 ,  H01L29/66734

    摘要： Method of forming a Hybrid Split Gate Semiconductor. In accordance with a method embodiment of the present invention, a plurality of first trenches is formed in a semiconductor substrate to a first depth. A plurality of second trenches is formed in the semiconductor substrate to a second depth. The first plurality of trenches are parallel with the second plurality of trenches. The trenches of the plurality of first trenches alternate with and are adjacent to trenches of the plurality of second trenches.

    摘要翻译： 形成混合分离栅极半导体的方法。 根据本发明的方法实施例，在半导体衬底中形成多个第一沟槽至第一深度。 多个第二沟槽在半导体衬底中形成第二深度。 第一多个沟槽与第二多个沟槽平行。 多个第一沟槽的沟槽与多个第二沟槽的沟槽交替并与之相邻。

    HYBRID SPLIT GATE SEMICONDUCTOR
    2.
    发明申请
    HYBRID SPLIT GATE SEMICONDUCTOR 审中-公开
    混合分离栅极半导体

    公开(公告)号：US20120211828A1

    公开(公告)日：2012-08-23

    申请号：US13460567

    申请日：2012-04-30

    申请人： Madhur Bobde ,  Qufei Chen ,  Misbah Ul Azam ,  Kyle Terrill ,  Yang Gao ,  Sharon Shi

    发明人： Madhur Bobde ,  Qufei Chen ,  Misbah Ul Azam ,  Kyle Terrill ,  Yang Gao ,  Sharon Shi

    IPC分类号： H01L29/78

    CPC分类号： H01L29/7813 ,  H01L29/407 ,  H01L29/66727 ,  H01L29/66734

    摘要： In an embodiment in accordance with the present invention, a semiconductor device includes a vertical channel region, a gate at a first depth on a first side of the vertical channel region, a shield electrode at a second depth on the first side of the vertical channel region, and a hybrid gate at the first depth on a second side of the vertical channel region. The region below the hybrid gate on the second side of the vertical channel region is free of any electrodes.

    摘要翻译： 在根据本发明的实施例中，半导体器件包括垂直沟道区，垂直沟道区的第一侧的第一深度处的栅极，垂直沟道第一侧上的第二深度处的屏蔽电极 区域，以及在垂直沟道区域的第二侧上的第一深度处的混合栅极。 在垂直沟道区的第二侧上的混合栅极下面的区域没有任何电极。

    SUPER-HIGH DENSITY TRENCH MOSFET
    7.
    发明申请
    SUPER-HIGH DENSITY TRENCH MOSFET 有权
    超高密度TRENCH MOSFET

    公开(公告)号：US20110089486A1

    公开(公告)日：2011-04-21

    申请号：US12788158

    申请日：2010-05-26

    申请人： Robert Q. Xu ,  Kuo-In Chen ,  Karl Lichtenberger ,  Sharon Shi ,  Qufei Chen ,  Kyle Terrill

    发明人： Robert Q. Xu ,  Kuo-In Chen ,  Karl Lichtenberger ,  Sharon Shi ,  Qufei Chen ,  Kyle Terrill

    IPC分类号： H01L29/78 ,  H01L21/336

    CPC分类号： H01L29/7813 ,  H01L21/26586 ,  H01L29/0638 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/66734 ,  H01L29/7811

    摘要： A method, in one embodiment, can include forming a plurality of trenches in a body region for a vertical metal-oxide semiconductor field-effect transistor (MOSFET). In addition, the method can include angle implanting source regions into the body region. Furthermore, dielectric material can be grown within the plurality of trenches. Gate polysilicon can be deposited within the plurality of trenches. Moreover, the method can include chemical mechanical polishing the gate polysilicon. The method can also include etching back the gate polysilicon within the plurality of trenches.

    摘要翻译： 在一个实施例中，一种方法可以包括在垂直金属氧化物半导体场效应晶体管（MOSFET）的主体区域中形成多个沟槽。 此外，该方法可以包括将角度注入源区域进入体区域。 此外，电介质材料可以在多个沟槽内生长。 栅极多晶硅可以沉积在多个沟槽内。 此外，该方法可以包括化学机械抛光栅极多晶硅。 该方法还可以包括蚀刻多个沟槽内的栅极多晶硅。

    Ultra-low drain-source resistance power MOSFET
    8.
    发明申请
    Ultra-low drain-source resistance power MOSFET 有权
    超低漏源电阻功率MOSFET

    公开(公告)号：US20080157281A1

    公开(公告)日：2008-07-03

    申请号：US12069712

    申请日：2008-02-11

    申请人： The-Tu Chau ,  Sharon Shi ,  Qufei Chen ,  Martin Hernandez ,  Deva Pattanayak ,  Kyle Terrill ,  Kuo-In Chen

    发明人： The-Tu Chau ,  Sharon Shi ,  Qufei Chen ,  Martin Hernandez ,  Deva Pattanayak ,  Kyle Terrill ,  Kuo-In Chen

    IPC分类号： H01L29/36

    CPC分类号： H01L29/0878 ,  H01L29/167 ,  H01L29/7813

    摘要： Ultra-low drain-source resistance power MOSFET. In accordance with an embodiment of the preset invention, a semiconductor device comprises a plurality of trench power MOSFETs. The plurality of trench power MOSFETs is formed in a second epitaxial layer. The second epitaxial layer is formed adjacent and contiguous to a first epitaxial layer. The first epitaxial layer is formed adjacent and contiguous to a substrate highly doped with red Phosphorus. The novel red Phosphorus doped substrate enables a desirable low drain-source resistance.

    摘要翻译： 超低漏源电阻功率MOSFET。 根据本发明的实施例，半导体器件包括多个沟槽功率MOSFET。 多个沟槽功率MOSFET形成在第二外延层中。 第二外延层形成为与第一外延层相邻并邻接。 第一外延层与高度掺杂有红磷的衬底相邻并邻接地形成。 新颖的红色磷掺杂衬底能够实现所需的低漏源电阻。

    MOSFET active area and edge termination area charge balance
    10.
    发明授权
    MOSFET active area and edge termination area charge balance 有权
    MOSFET有效面积和边缘终端区电荷平衡

    公开(公告)号：US09484451B2

    公开(公告)日：2016-11-01

    申请号：US12203846

    申请日：2008-09-03

    申请人： Qufei Chen ,  Kyle Terrill ,  Sharon Shi

    发明人： Qufei Chen ,  Kyle Terrill ,  Sharon Shi

    IPC分类号： H01L21/8238 ,  H01L29/78 ,  H01L29/66 ,  H01L29/08 ,  H01L29/06 ,  H01L29/10 ,  H01L29/40

    CPC分类号： H01L29/0634 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/407 ,  H01L29/408 ,  H01L29/66734 ,  H01L29/7811 ,  H01L29/7813

    摘要： A method for fabricating a MOSFET having an active area and an edge termination area is disclosed. The method includes forming a first plurality of implants at the bottom of trenches located in the active area and in the edge termination area. A second plurality of implants is formed at the bottom of the trenches located in the active area. The second plurality of implants formed at the bottom of the trenches located in the active area causes the implants formed at the bottom of the trenches located in the active area to reach a predetermined concentration. In so doing, the breakdown voltage of both the active and edge termination areas can be made similar and thereby optimized while maintaining advantageous RDson.

    摘要翻译： 公开了一种用于制造具有有源区和边缘终止区的MOSFET的方法。 该方法包括在位于有源区域和边缘终止区域中的沟槽的底部形成第一多个植入物。 在位于有源区域中的沟槽的底部形成第二多个植入物。 形成在位于有源区域的沟槽底部的第二多个植入物导致形成在位于有源区域中的沟槽底部的植入物达到预定浓度。 这样做，可以使有源和边沿端接区域的击穿电压相似，从而在保持有利的RDson的同时进行优化。