公开(公告)号：US20110089486A1

公开(公告)日：2011-04-21

申请号：US12788158

申请日：2010-05-26

申请人： Robert Q. Xu ,  Kuo-In Chen ,  Karl Lichtenberger ,  Sharon Shi ,  Qufei Chen ,  Kyle Terrill

发明人： Robert Q. Xu ,  Kuo-In Chen ,  Karl Lichtenberger ,  Sharon Shi ,  Qufei Chen ,  Kyle Terrill

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7813 ,  H01L21/26586 ,  H01L29/0638 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/66734 ,  H01L29/7811

摘要： A method, in one embodiment, can include forming a plurality of trenches in a body region for a vertical metal-oxide semiconductor field-effect transistor (MOSFET). In addition, the method can include angle implanting source regions into the body region. Furthermore, dielectric material can be grown within the plurality of trenches. Gate polysilicon can be deposited within the plurality of trenches. Moreover, the method can include chemical mechanical polishing the gate polysilicon. The method can also include etching back the gate polysilicon within the plurality of trenches.

摘要翻译： 在一个实施例中，一种方法可以包括在垂直金属氧化物半导体场效应晶体管（MOSFET）的主体区域中形成多个沟槽。 此外，该方法可以包括将角度注入源区域进入体区域。 此外，电介质材料可以在多个沟槽内生长。 栅极多晶硅可以沉积在多个沟槽内。 此外，该方法可以包括化学机械抛光栅极多晶硅。 该方法还可以包括蚀刻多个沟槽内的栅极多晶硅。

公开(公告)号：US09431530B2

公开(公告)日：2016-08-30

申请号：US12788158

申请日：2010-05-26

申请人： Robert Q. Xu ,  Kuo-In Chen ,  Karl Lichtenberger ,  Sharon Shi ,  Qufei Chen ,  Kyle Terrill

发明人： Robert Q. Xu ,  Kuo-In Chen ,  Karl Lichtenberger ,  Sharon Shi ,  Qufei Chen ,  Kyle Terrill

IPC分类号： H01L21/336 ,  H01L29/792 ,  H01L29/78 ,  H01L29/66 ,  H01L21/265 ,  H01L29/06 ,  H01L29/40 ,  H01L29/423

CPC分类号： H01L29/7813 ,  H01L21/26586 ,  H01L29/0638 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/66734 ,  H01L29/7811

摘要： A method, in one embodiment, can include forming a plurality of trenches in a body region for a vertical metal-oxide semiconductor field-effect transistor (MOSFET). In addition, the method can include angle implanting source regions into the body region. Furthermore, dielectric material can be grown within the plurality of trenches. Gate polysilicon can be deposited within the plurality of trenches. Moreover, the method can include chemical mechanical polishing the gate polysilicon. The method can also include etching back the gate polysilicon within the plurality of trenches.

摘要翻译： 在一个实施例中，一种方法可以包括在垂直金属氧化物半导体场效应晶体管（MOSFET）的主体区域中形成多个沟槽。 此外，该方法可以包括将角度注入源区域进入体区域。 此外，电介质材料可以在多个沟槽内生长。 栅极多晶硅可以沉积在多个沟槽内。 此外，该方法可以包括化学机械抛光栅极多晶硅。 该方法还可以包括蚀刻多个沟槽内的栅极多晶硅。

公开(公告)号：US07012005B2

公开(公告)日：2006-03-14

申请号：US10180154

申请日：2002-06-25

申请人： Karl Lichtenberger ,  Frederick P. Giles ,  Christiana Yue ,  Kyle Terrill ,  Mohamed N. Darwish ,  Deva Pattanayak ,  Kam Hong Lui ,  Robert Q. Xu ,  Kuo-in Chen

发明人： Karl Lichtenberger ,  Frederick P. Giles ,  Christiana Yue ,  Kyle Terrill ,  Mohamed N. Darwish ,  Deva Pattanayak ,  Kam Hong Lui ,  Robert Q. Xu ,  Kuo-in Chen

IPC分类号： H01L21/336

CPC分类号： H01L29/7813 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/28211 ,  H01L21/2822 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/42368

摘要： In accordance with the present invention, a trench MOSFET is formed by creating a trench in a semiconductor substrate. A portion of either a side wall of the trench or the bottom of the trench is implanted with an implant species. An insulating layer is then grown overlying the bottom and side wall of the trench. The implant species is selected such that the insulating layer grows more quickly on the bottom of the trench than on the side wall of the trench, resulting in a thicker insulating layer in the bottom of the trench than on the trench side walls.

公开(公告)号：US09887266B2

公开(公告)日：2018-02-06

申请号：US12069712

申请日：2008-02-11

申请人： The-Tu Chau ,  Sharon Shi ,  Qufei Chen ,  Martin Hernandez ,  Deva Pattanayak ,  Kyle Terrill ,  Kuo-In Chen

发明人： The-Tu Chau ,  Sharon Shi ,  Qufei Chen ,  Martin Hernandez ,  Deva Pattanayak ,  Kyle Terrill ,  Kuo-In Chen

IPC分类号： H01L29/08 ,  H01L29/167 ,  H01L29/78

CPC分类号： H01L29/0878 ,  H01L29/167 ,  H01L29/7813

摘要： Ultra-low drain-source resistance power MOSFET. In accordance with an embodiment of the preset invention, a semiconductor device comprises a plurality of trench power MOSFETs. The plurality of trench power MOSFETs is formed in a second epitaxial layer. The second epitaxial layer is formed adjacent and contiguous to a first epitaxial layer. The first epitaxial layer is formed adjacent and contiguous to a substrate highly doped with red Phosphorus. The novel red Phosphorus doped substrate enables a desirable low drain-source resistance.

公开(公告)号：US20110053326A1

公开(公告)日：2011-03-03

申请号：US12549190

申请日：2009-08-27

申请人： Yang Gao ,  Kyle Terrill ,  Deva Pattanayak ,  Kuo-In Chen ,  The-Tu Chau ,  Sharon Shi ,  Qufei Chen

发明人： Yang Gao ,  Kyle Terrill ,  Deva Pattanayak ,  Kuo-In Chen ,  The-Tu Chau ,  Sharon Shi ,  Qufei Chen

IPC分类号： H01L21/336

CPC分类号： H01L29/7813 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0661 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811

摘要： Methods of fabricating a super junction trench power MOSFET (metal oxide semiconductor field effect transistor) device are described. A column of p-type dopant in the super junction is separated from a first column of n-type dopant by a first column of oxide and from a second column of n-type dopant by a second column of oxide. In an n-channel device, a gate element for the FET is advantageously situated over the column of p-type dopant; and in a p-channel device, a gate element for the FET is advantageously situated over the column of n-type dopant.

摘要翻译： 描述了制造超结沟槽功率MOSFET（金属氧化物半导体场效应晶体管）器件的方法。 超级结中的p型掺杂剂的列通过第一列氧化物与第一列n型掺杂剂与第二列氧化物与第二列n型掺杂剂分离。 在n沟道器件中，用于FET的栅极元件有利地位于p型掺杂剂的列上; 并且在p沟道器件中，用于FET的栅极元件有利地位于n型掺杂剂的列之上。

公开(公告)号：US20080157281A1

公开(公告)日：2008-07-03

申请号：US12069712

申请日：2008-02-11

申请人： The-Tu Chau ,  Sharon Shi ,  Qufei Chen ,  Martin Hernandez ,  Deva Pattanayak ,  Kyle Terrill ,  Kuo-In Chen

发明人： The-Tu Chau ,  Sharon Shi ,  Qufei Chen ,  Martin Hernandez ,  Deva Pattanayak ,  Kyle Terrill ,  Kuo-In Chen

IPC分类号： H01L29/36

CPC分类号： H01L29/0878 ,  H01L29/167 ,  H01L29/7813

摘要： Ultra-low drain-source resistance power MOSFET. In accordance with an embodiment of the preset invention, a semiconductor device comprises a plurality of trench power MOSFETs. The plurality of trench power MOSFETs is formed in a second epitaxial layer. The second epitaxial layer is formed adjacent and contiguous to a first epitaxial layer. The first epitaxial layer is formed adjacent and contiguous to a substrate highly doped with red Phosphorus. The novel red Phosphorus doped substrate enables a desirable low drain-source resistance.

摘要翻译： 超低漏源电阻功率MOSFET。 根据本发明的实施例，半导体器件包括多个沟槽功率MOSFET。 多个沟槽功率MOSFET形成在第二外延层中。 第二外延层形成为与第一外延层相邻并邻接。 第一外延层与高度掺杂有红磷的衬底相邻并邻接地形成。 新颖的红色磷掺杂衬底能够实现所需的低漏源电阻。

公开(公告)号：US08409954B2

公开(公告)日：2013-04-02

申请号：US11386927

申请日：2006-03-21

申请人： The-Tu Chau ,  Sharon Shi ,  Qufei Chen ,  Martin Hernandez ,  Deva Pattanayak ,  Kyle Terrill ,  Kuo-In Chen

发明人： The-Tu Chau ,  Sharon Shi ,  Qufei Chen ,  Martin Hernandez ,  Deva Pattanayak ,  Kyle Terrill ,  Kuo-In Chen

IPC分类号： H01L21/336

CPC分类号： H01L29/0878 ,  H01L29/167 ,  H01L29/7813

摘要： Ultra-low drain-source resistance power MOSFET. In accordance with an embodiment of the preset invention, a semiconductor device comprises a plurality of trench power MOSFETs. The plurality of trench power MOSFETs is formed in a second epitaxial layer. The second epitaxial layer is formed adjacent and contiguous to a first epitaxial layer. The first epitaxial layer is formed adjacent and contiguous to a substrate highly doped with red Phosphorous. The novel red Phosphorous doped substrate enables a desirable low drain-source resistance.

摘要翻译： 超低漏源电阻功率MOSFET。 根据本发明的实施例，半导体器件包括多个沟槽功率MOSFET。 多个沟槽功率MOSFET形成在第二外延层中。 第二外延层形成为与第一外延层相邻并邻接。 第一外延层与高度掺杂有红磷的衬底相邻并邻接地形成。 新型红磷掺杂衬底能够实现所需的低漏源电阻。

公开(公告)号：US20070221989A1

公开(公告)日：2007-09-27

申请号：US11386927

申请日：2006-03-21

申请人： The-Tu Chau ,  Sharon Shi ,  Qufei Chen ,  Martin Hernandez ,  Deva Pattarayak ,  Kyle Terrill ,  Kuo-In Chen

发明人： The-Tu Chau ,  Sharon Shi ,  Qufei Chen ,  Martin Hernandez ,  Deva Pattarayak ,  Kyle Terrill ,  Kuo-In Chen

IPC分类号： H01L31/00 ,  H01L29/76 ,  H01L29/94

CPC分类号： H01L29/0878 ,  H01L29/167 ,  H01L29/7813

摘要： Ultra-low drain-source resistance power MOSFET. In accordance with an embodiment of the preset invention, a semiconductor device comprises a plurality of trench power MOSFETs. The plurality of trench power MOSFETs is formed in a second epitaxial layer. The second epitaxial layer is formed adjacent and contiguous to a first epitaxial layer. The first epitaxial layer is formed adjacent and contiguous to a substrate highly doped with red Phosphorous. The novel red Phosphorous doped substrate enables a desirable low drain-source resistance.

摘要翻译： 超低漏源电阻功率MOSFET。 根据本发明的实施例，半导体器件包括多个沟槽功率MOSFET。 多个沟槽功率MOSFET形成在第二外延层中。 第二外延层形成为与第一外延层相邻并邻接。 第一外延层与高度掺杂有红磷的衬底相邻并邻接地形成。 新型红磷掺杂衬底能够实现所需的低漏源电阻。

公开(公告)号：US09443974B2

公开(公告)日：2016-09-13

申请号：US12549190

申请日：2009-08-27

申请人： Yang Gao ,  Kyle Terrill ,  Deva Pattanayak ,  Kuo-In Chen ,  The-Tu Chau ,  Sharon Shi ,  Qufei Chen

发明人： Yang Gao ,  Kyle Terrill ,  Deva Pattanayak ,  Kuo-In Chen ,  The-Tu Chau ,  Sharon Shi ,  Qufei Chen

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/06 ,  H01L29/66 ,  H01L29/40 ,  H01L29/417 ,  H01L29/423

CPC分类号： H01L29/7813 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0661 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811

摘要： Methods of fabricating a super junction trench power MOSFET (metal oxide semiconductor field effect transistor) device are described. A column of p-type dopant in the super junction is separated from a first column of n-type dopant by a first column of oxide and from a second column of n-type dopant by a second column of oxide. In an n-channel device, a gate element for the FET is advantageously situated over the column of p-type dopant; and in a p-channel device, a gate element for the FET is advantageously situated over the column of n-type dopant.

摘要翻译： 描述了制造超结沟槽功率MOSFET（金属氧化物半导体场效应晶体管）器件的方法。 超级结中的p型掺杂剂的列通过第一列氧化物与第一列n型掺杂剂与第二列氧化物与第二列n型掺杂剂分离。 在n沟道器件中，用于FET的栅极元件有利地位于p型掺杂剂的列上; 并且在p沟道器件中，用于FET的栅极元件有利地位于n型掺杂剂的列之上。

公开(公告)号：US09425306B2

公开(公告)日：2016-08-23

申请号：US12548841

申请日：2009-08-27

申请人： Yang Gao ,  Kyle Terrill ,  Deva Pattanayak ,  Kuo-In Chen ,  The-Tu Chau ,  Sharon Shi ,  Qufei Chen

发明人： Yang Gao ,  Kyle Terrill ,  Deva Pattanayak ,  Kuo-In Chen ,  The-Tu Chau ,  Sharon Shi ,  Qufei Chen

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/66 ,  H01L29/40 ,  H01L29/417 ,  H01L29/423

CPC分类号： H01L29/7813 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0661 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811

摘要： In a super junction trench power MOSFET (metal oxide semiconductor field effect transistor) device, a column of p-type dopant in the super junction is separated from a first column of n-type dopant by a first column of oxide and from a second column of n-type dopant by a second column of oxide. In an n-channel device, a gate element for the FET is advantageously situated over the column of p-type dopant; and in a p-channel device, a gate element for the FET is advantageously situated over the column of n-type dopant.

摘要翻译： 在超结沟槽功率MOSFET（金属氧化物半导体场效应晶体管）器件中，超结中的p型掺杂剂列由第一列氧化物和第二列与第一列n型掺杂剂分离， 的n型掺杂剂通过第二列氧化物。 在n沟道器件中，用于FET的栅极元件有利地位于p型掺杂剂的列上; 并且在p沟道器件中，用于FET的栅极元件有利地位于n型掺杂剂的列之上。