公开(公告)号：US20140032966A1

公开(公告)日：2014-01-30

申请号：US13557238

申请日：2012-07-25

申请人： Manoj Dusanapudi ,  Wisam Kadry ,  Shakti Kapoor ,  Dimtry Krestyashyn ,  Shimon Landa ,  Amir Nahir ,  John Schumann ,  Gil (Eliezer) Shurek ,  Vitali Sokhin

发明人： Manoj Dusanapudi ,  Wisam Kadry ,  Shakti Kapoor ,  Dimtry Krestyashyn ,  Shimon Landa ,  Amir Nahir ,  John Schumann ,  Gil (Eliezer) Shurek ,  Vitali Sokhin

IPC分类号： G06F11/28

CPC分类号： G06F11/263

摘要： A method, apparatus and product for hardware verification using acceleration platform. The method comprising executing a first post-silicon testing program by a reference model, wherein during said executing the first post-silicon testing program one or more test-cases are generated; generating a second post-silicon testing program that is configured to execute the one or more test-cases; and executing the second post-silicon testing program on an acceleration platform.

摘要翻译： 一种使用加速平台进行硬件验证的方法，装置和产品。 所述方法包括通过参考模型执行第一后硅测试程序，其中在所述执行期间，所述第一硅后测试程序生成一个或多个测试用例; 生成被配置为执行所述一个或多个测试用例的第二后硅测试程序; 以及在加速平台上执行第二后硅测试程序。

公开(公告)号：US08832502B2

公开(公告)日：2014-09-09

申请号：US13557238

申请日：2012-07-25

申请人： Manoj Dusanapudi ,  Wisam Kadry ,  Shakti Kapoor ,  Dimtry Krestyashyn ,  Shimon Landa ,  Amir Nahir ,  John Schumann ,  Gil Eliezer Shurek ,  Vitali Sokhin

发明人： Manoj Dusanapudi ,  Wisam Kadry ,  Shakti Kapoor ,  Dimtry Krestyashyn ,  Shimon Landa ,  Amir Nahir ,  John Schumann ,  Gil Eliezer Shurek ,  Vitali Sokhin

IPC分类号： G06F11/00

CPC分类号： G06F11/263

摘要： A method includes executing a first post-silicon testing program by a reference model. During the execution of the first post-silicon testing program, one or more test-cases are generated. The first post-silicon testing program is executed in an offline generation mode. During execution of the first post-silicon testing program each test case is generated in a different memory location. After the execution, generating a second post-silicon testing program that is configured to execute the one or more test-cases. The method further includes executing the second post-silicon testing program on an acceleration platform.

摘要翻译： 一种方法包括通过参考模型执行第一硅后测试程序。 在执行第一个硅后测试程序时，将生成一个或多个测试用例。 第一个硅后测试程序以离线生成模式执行。 在第一个硅后测试程序的执行期间，每个测试用例在不同的存储器位置生成。 在执行之后，生成被配置为执行一个或多个测试用例的第二后硅测试程序。 该方法还包括在加速平台上执行第二后硅测试程序。

公开(公告)号：US20130013246A1

公开(公告)日：2013-01-10

申请号：US13179526

申请日：2011-07-10

申请人： Allon Adir ,  Eyal Bin ,  Shady Copty ,  Anatoly Koyfman ,  Shimon Landa ,  Amir Nahir ,  Vitali Sokhin ,  Elena Tsanko

发明人： Allon Adir ,  Eyal Bin ,  Shady Copty ,  Anatoly Koyfman ,  Shimon Landa ,  Amir Nahir ,  Vitali Sokhin ,  Elena Tsanko

IPC分类号： H01L21/66 ,  G06F19/00

CPC分类号： G06F11/263

摘要： An apparatus and a computer-implemented method performed by a computerized device, comprising: generating a collection of test data for testing one or more domains, wherein the test data is useful for post-silicon verification of hardware devices; selecting a subset of the collection of test data in accordance with a hardware device to be tested and at least one of the domains to be tested with respect to the hardware device; and indexing the subset of the collection of test data to obtain an indexed collection.

摘要翻译： 一种由计算机化设备执行的装置和计算机实现的方法，包括：生成用于测试一个或多个域的测试数据的集合，其中所述测试数据对于硬件设备的后硅验证是有用的; 根据要测试的硬件设备选择测试数据的集合的子集，以及相对于硬件设备测试的至少一个域; 并索引测试数据集合的子集以获得索引集合。

公开(公告)号：US08892386B2

公开(公告)日：2014-11-18

申请号：US13179526

申请日：2011-07-10

申请人： Allon Adir ,  Eyal Bin ,  Shady Copty ,  Anatoly Koyfman ,  Shimon Landa ,  Amir Nahir ,  Vitali Sokhin ,  Elena Tsanko

发明人： Allon Adir ,  Eyal Bin ,  Shady Copty ,  Anatoly Koyfman ,  Shimon Landa ,  Amir Nahir ,  Vitali Sokhin ,  Elena Tsanko

IPC分类号： G06F19/00 ,  G06F11/263

CPC分类号： G06F11/263

摘要： An apparatus and a computer-implemented method performed by a computerized device, comprising: generating a collection of test data for testing one or more domains, wherein the test data is useful for post-silicon verification of hardware devices; selecting a subset of the collection of test data in accordance with a hardware device to be tested and at least one of the domains to be tested with respect to the hardware device; and indexing the subset of the collection of test data to obtain an indexed collection.

摘要翻译： 一种由计算机化设备执行的装置和计算机实现的方法，包括：生成用于测试一个或多个域的测试数据的集合，其中所述测试数据对于硬件设备的后硅验证是有用的; 根据要测试的硬件设备选择测试数据的集合的子集，以及相对于硬件设备测试的至少一个域; 并索引测试数据集合的子集以获得索引集合。

公开(公告)号：US20130124920A1

公开(公告)日：2013-05-16

申请号：US13295104

申请日：2011-11-14

申请人： Allon Adir ,  Dimtry Krestyashyn ,  Charles Meissner ,  Amir Nahir

发明人： Allon Adir ,  Dimtry Krestyashyn ,  Charles Meissner ,  Amir Nahir

IPC分类号： G06F11/28

CPC分类号： G06F11/3612

摘要： A computer-implemented method and apparatus, comprising: having a plurality of processing entities operating substantially concurrently in a computerized platform enabling transaction operations, wherein the plurality of processing entities comprise two or more entities adapted to store values, and one or more entity adapted to load values, wherein each writing entity is associated with a private memory location within a memory unit; storing symbols into an associated target memory location by each of the entities adapted to store values, wherein symbols are stored according to a predetermined order, wherein a symbol is stored using a transaction; loading a multiplicity of private memory locations by the at least one entity adapted to load values, to obtain loaded values; and analyzing the loaded values for at least one invariant.

摘要翻译： 一种计算机实现的方法和装置，包括：具有多个处理实体，所述多个处理实体在计算机化平台中基本同时运行，从而实现事务操作，其中所述多个处理实体包括适于存储值的两个或多个实体，以及适于 负载值，其中每个写入实体与存储器单元内的专用存储器位置相关联; 通过适于存储值的每个实体将符号存储到相关联的目标存储器位置，其中根据预定顺序存储符号，其中使用事务存储符号; 通过适于加载值的至少一个实体加载多个私有存储器位置，以获得加载的值; 并分析至少一个不变量的加载值。

公开(公告)号：US08806270B2

公开(公告)日：2014-08-12

申请号：US13295104

申请日：2011-11-14

申请人： Allon Adir ,  Dimtry Krestyashyn ,  Charles Meissner ,  Amir Nahir

发明人： Allon Adir ,  Dimtry Krestyashyn ,  Charles Meissner ,  Amir Nahir

IPC分类号： G06F11/00

CPC分类号： G06F11/3612

摘要： A computer-implemented method and apparatus, comprising: having a plurality of processing entities operating substantially concurrently in a computerized platform enabling transaction operations, wherein the plurality of processing entities comprise two or more entities adapted to store values, and one or more entity adapted to load values, wherein each writing entity is associated with a private memory location within a memory unit; storing symbols into an associated target memory location by each of the entities adapted to store values, wherein symbols are stored according to a predetermined order, wherein a symbol is stored using a transaction; loading a multiplicity of private memory locations by the at least one entity adapted to load values, to obtain loaded values; and analyzing the loaded values for at least one invariant.

摘要翻译： 一种计算机实现的方法和装置，包括：具有多个处理实体，所述多个处理实体在计算机化平台中基本同时运行，从而实现事务操作，其中所述多个处理实体包括适于存储值的两个或多个实体，以及适于 负载值，其中每个写入实体与存储器单元内的专用存储器位置相关联; 通过适于存储值的每个实体将符号存储到相关联的目标存储器位置，其中符号根据预定顺序存储，其中使用事务存储符号; 通过适于加载值的至少一个实体加载多个私有存储器位置，以获得加载的值; 并分析至少一个不变量的加载值。

公开(公告)号：US08990622B2

公开(公告)日：2015-03-24

申请号：US13561036

申请日：2012-07-29

申请人： Shimon Landa ,  Amir Nahir

发明人： Shimon Landa ,  Amir Nahir

IPC分类号： G06F11/00

CPC分类号： G06F11/263

摘要： Method, system and product for post silicon validation using a partial reference model. The method performed by a device having registers, the method comprising: first executing, by the device when operating in trace mode, a test-case, wherein during the execution utilizing a partial reference model to determine an expected value of at least one register; second executing, by the device when operating in non-trace mode, the test-case; and in response to said second executing, checking values of registers based on, at least in part, values determined during said first execution.

摘要翻译： 使用部分参考模型进行硅后验证的方法，系统和产品。 由具有寄存器的设备执行的方法，所述方法包括：当以跟踪模式操作时由所述设备首先执行测试用例，其中在执行期间利用部分参考模型来确定至少一个寄存器的期望值; 第二次执行，由设备在非追踪模式下运行时，测试用例; 并且响应于所述第二执行，至少部分地基于在所述第一执行期间确定的值来检查寄存器的值。

公开(公告)号：US20140032969A1

公开(公告)日：2014-01-30

申请号：US13561036

申请日：2012-07-29

申请人： Shimon Landa ,  Amir Nahir

发明人： Shimon Landa ,  Amir Nahir

IPC分类号： G06F11/28

CPC分类号： G06F11/263

摘要： Method, system and product for post silicon validation using a partial reference model. The method performed by a device having registers, the method comprising: first executing, by the device when operating in trace mode, a test-case, wherein during the execution utilizing a partial reference model to determine an expected value of at least one register; second executing, by the device when operating in non-trace mode, the test-case; and in response to said second executing, checking values of registers based on, at least in part, values determined during said first execution.

摘要翻译： 使用部分参考模型进行硅后验证的方法，系统和产品。 由具有寄存器的设备执行的方法，所述方法包括：当以跟踪模式操作时由所述设备首先执行测试用例，其中在执行期间利用部分参考模型来确定至少一个寄存器的期望值; 第二次执行，由设备在非追踪模式下运行时，测试用例; 并且响应于所述第二执行，至少部分地基于在所述第一执行期间确定的值来检查寄存器的值。

公开(公告)号：US08224614B2

公开(公告)日：2012-07-17

申请号：US12609022

申请日：2009-10-30

申请人： Allon Adir ,  Maxim Golubev ,  Andrey Klinger ,  Amir Nahir

发明人： Allon Adir ,  Maxim Golubev ,  Andrey Klinger ,  Amir Nahir

IPC分类号： G01R31/00 ,  G06F19/00

CPC分类号： G01R31/318314 ,  G06F11/2236

摘要： A first and second test templates are combined to a combination test template. The combination test template may be configured to execute the first and second test templates in combination, and based upon a definition. The combination test template may execute tests in sequential order, concurrently, a combination thereof or the like. The first test template may be configured to be executed by a single-core machine and may be transformed to a multi-core test template that is configured to be executed on a multi-core machine in parallel to other tests. By utilizing the disclosed subject matter, a reduction in overhead of executing the first and second test templates may be achieved; a predetermined interleaving may be performed and a user may control the manner in which the combination test template is executing the first and second test templates. Additionally, reuse of pre-silicon test templates in post-silicon stage may be achieved.

摘要翻译： 将第一和第二测试模板组合到组合测试模板。 组合测试模板可以被配置为组合地执行第一和第二测试模板，并且基于定义。 组合测试模板可以按顺序执行测试，同时，其组合等。 第一测试模板可以被配置为由单核机器执行，并且可以被转换成被配置为在多核机器上并行执行的多核测试模板。 通过利用所公开的主题，可以实现执行第一和第二测试模板的开销的减少; 可以执行预定的交织，并且用户可以控制组合测试模板正在执行第一和第二测试模板的方式。 此外，可以实现硅后测试模板在硅后期的再利用。

公开(公告)号：US20110106482A1

公开(公告)日：2011-05-05

申请号：US12609022

申请日：2009-10-30

申请人： Allon Adir ,  Maxim Golubev ,  Andrey Klinger ,  Amir Nahir

发明人： Allon Adir ,  Maxim Golubev ,  Andrey Klinger ,  Amir Nahir

IPC分类号： G06F19/00

CPC分类号： G01R31/318314 ,  G06F11/2236

摘要： A first and second test templates are combined to a combination test template. The combination test template may be configured to execute the first and second test templates in combination, and based upon a definition. The combination test template may execute tests in sequential order, concurrently, a combination thereof or the like. The first test template may be configured to be executed by a single-core machine and may be transformed to a multi-core test template that is configured to be executed on a multi-core machine in parallel to other tests. By utilizing the disclosed subject matter, a reduction in overhead of executing the first and second test templates may be achieved; a predetermined interleaving may be performed and a user may control the manner in which the combination test template is executing the first and second test templates. Additionally, reuse of pre-silicon test templates in post-silicon stage may be achieved.

摘要翻译： 将第一和第二测试模板组合到组合测试模板。 组合测试模板可以被配置为组合地执行第一和第二测试模板，并且基于定义。 组合测试模板可以按顺序执行测试，同时，其组合等。 第一测试模板可以被配置为由单核机器执行，并且可以被转换成被配置为在多核机器上并行执行的多核测试模板。 通过利用所公开的主题，可以实现执行第一和第二测试模板的开销的减少; 可以执行预定的交织，并且用户可以控制组合测试模板正在执行第一和第二测试模板的方式。 此外，可以实现硅后测试模板在硅后期的再利用。