公开(公告)号：US06828607B1

公开(公告)日：2004-12-07

申请号：US10315458

申请日：2002-12-09

申请人： Mario M. Pelella ,  Amy C. Tu ,  Richard K. Klein

发明人： Mario M. Pelella ,  Amy C. Tu ,  Richard K. Klein

IPC分类号： H01L29768

CPC分类号： H01L21/76897 ,  H01L21/76831 ,  H01L23/485 ,  H01L27/115 ,  H01L27/11521 ,  H01L2924/0002 ,  H01L2924/00

摘要： A multiple independent bit Flash memory cell has a gate that includes a first oxide layer, a discontinuous nitride layer on the first oxide layer, a second oxide layer on the discontinuous nitride layer and the first oxide layer, and a polysilicon layer on the second oxide layer. The discontinuous nitride layer has regions residing at different portions of the layer. These portions are separated by the second oxide layer. Thus, with a smaller channel length, charge that otherwise would migrate from one region to the other and/or strongly influence its neighboring it is blocked/impeded by the second oxide layer. In this manner, the potential for charge sharing between the regions is reduced, and a higher density chip multiple independent bit Flash memory cells may be provided.

摘要翻译： 多独立位闪存单元具有栅极，该栅极包括第一氧化物层，第一氧化物层上的不连续氮化物层，不连续氮化物层上的第二氧化物层和第一氧化物层，以及在第二氧化物层上的多晶硅层 层。 不连续的氮化物层具有位于该层的不同部分的区域。 这些部分被第二氧化物层分离。 因此，具有较小的通道长度，否则会从一个区域迁移到另一个区域的电荷和/或强烈影响其邻近的电荷被第二氧化物层阻挡/阻碍。 以这种方式，减小了区域之间的电荷共享的可能性，并且可以提供更高密度的芯片多个独立的位闪存单元。

公开(公告)号：US07015135B2

公开(公告)日：2006-03-21

申请号：US10316569

申请日：2002-12-10

申请人： Angela T. Hui ,  Wenmei Li ,  Amy C. Tu

发明人： Angela T. Hui ,  Wenmei Li ,  Amy C. Tu

IPC分类号： H01L21/4763

CPC分类号： H01L21/76802

摘要： A method and system for providing at least one contact in a semiconductor device. The semiconductor device includes a substrate, an etch stop layer, an interlayer dielectric on the etch stop layer, an anti-reflective coating layer on the interlayer dielectric, and at least one feature below the etch stop layer. A resist mask having an aperture and residing on the anti-reflective coating layer is provided. The aperture is above an exposed portion of the anti-reflective coating layer. The method and system include etching the exposed anti-reflective coating layer and the underlying interlayer dielectric without etching through the etch stop layer, thereby providing a portion of at least one contact hole. The method and system also include removing the resist mask in situ, removing a portion of the etch stop layer exposed in the portion of the contact hole, and filling the contact hole with a conductive material.

摘要翻译： 一种用于在半导体器件中提供至少一个触点的方法和系统。 半导体器件包括衬底，蚀刻停止层，蚀刻停止层上的层间电介质，层间电介质上的抗反射涂层，以及蚀刻停止层下方的至少一个特征。 提供具有孔径并且位于抗反射涂层上的抗蚀剂掩模。 孔径在抗反射涂层的暴露部分之上。 该方法和系统包括蚀刻暴露的抗反射涂层和下层层间电介质，而不通过蚀刻停止层进行蚀刻，由此提供至少一个接触孔的一部分。 该方法和系统还包括在原位去除抗蚀剂掩模，去除暴露在接触孔部分中的一部分蚀刻停止层，并用导电材料填充该接触孔。

公开(公告)号：US06858450B1

公开(公告)日：2005-02-22

申请号：US10288871

申请日：2002-11-05

申请人： Samantha L. Doan ,  Amy C. Tu ,  W. Eugene Hill

发明人： Samantha L. Doan ,  Amy C. Tu ,  W. Eugene Hill

IPC分类号： G11C29/02 ,  H01L31/26 ,  H01L21/66

CPC分类号： G11C29/025 ,  G11C16/04 ,  G11C29/02 ,  G11C2029/0403 ,  G11C2029/5002

摘要： A method for in-line testing of a chip to include multiple independent bit Flash memory devices, includes the steps of: grounding every other polysilicon line on the chip to emulate the multiple independent bit Flash memory devices, where an oxide line reside between every two polysilicon lines; scanning the polysilicon lines with an electron beam; examining voltage contrasts between the polysilicon lines; and determining if there are consecutively grounded polysilicon lines based on the voltage contrasts. If consecutive polysilicon lines appear to be grounded, then this indicates that a bridge defect exists between two of the consecutively grounded polysilicon lines. With this method, bridge defects in multiple independent bit Flash memory devices are better detected, leading to improved yield and reliability of the devices.

摘要翻译： 一种用于在线测试芯片以包括多个独立位闪存器件的方法包括以下步骤：将芯片上的每隔一个多晶硅线接地，以模拟多个独立的位闪存器件，其中氧化物线驻留在每两个 多晶硅线 用电子束扫描多晶硅线; 检查多晶硅线之间的电压对比度; 以及基于电压对比确定是否存在连续接地的多晶硅线。 如果连续的多晶硅线看起来接地，则这表明在两个连续接地的多晶硅线之间存在桥缺陷。 通过这种方法，可以更好地检测多个独立位闪存器件中的桥接缺陷，从而提高器件的产量和可靠性。

公开(公告)号：US06808948B1

公开(公告)日：2004-10-26

申请号：US10317797

申请日：2002-12-11

申请人： Amy C. Tu ,  Eugene W. Hill ,  Samantha L. Doan ,  Mike Y. Kao

发明人： Amy C. Tu ,  Eugene W. Hill ,  Samantha L. Doan ,  Mike Y. Kao

IPC分类号： H01L2166

CPC分类号： H01L22/34

摘要： A method for evaluating the effect of crystalline originated pits (COP's) in a silicon substrate on semiconductor devices method locates a first test structure created on a COP on the substrate and a second test structure created on the substrate but not on a COP. The electrical properties of the first and second test structure are then examined and compared. If there is a difference in their electrical properties, then the COP would affect a structure similar to the test structures of a semiconductor device. In this manner, the effects of COP's on the yield for the substrate can be understood.

摘要翻译： 用于评估半导体器件方法中的硅衬底中的晶体起始凹坑（COP）的影响的方法定位了在基板上的COP上形成的第一测试结构和在基板上而不是在COP上形成的第二测试结构。 然后检查和比较第一和第二测试结构的电性能。 如果它们的电性质存在差异，则COP将影响类似于半导体器件的测试结构的结构。 以这种方式，可以理解COP对底物产率的影响。

公开(公告)号：US06737701B1

公开(公告)日：2004-05-18

申请号：US10313454

申请日：2002-12-05

申请人： Amy C. Tu ,  Jean Yee-Mei Yang ,  Yider Wu

发明人： Amy C. Tu ,  Jean Yee-Mei Yang ,  Yider Wu

IPC分类号： H01L31119

CPC分类号： H01L27/11568 ,  H01L27/115

摘要： According to one exemplary embodiment, a structure comprises a first bit line and a second bit line. The structure further comprises a first memory cell situated over the first bit line, where the first memory cell comprises a first ONO stack segment, and where the first ONO stack segment is situated between the first bit line and a word line. The structure further comprises a second memory cell situated over the second bit line, where the second memory cell comprises a second ONO stack segment, where the second ONO stack segment is situated between the second bit line and the word line, and where the first ONO stack segment is separated from the second ONO stack segment by a gap. The first memory cell and the second memory cell may each be capable, for example, of storing two independent data bits.

摘要翻译： 根据一个示例性实施例，一种结构包括第一位线和第二位线。 该结构还包括位于第一位线之上的第一存储器单元，其中第一存储器单元包括第一ONO堆栈段，并且其中第一ONO堆栈段位于第一位线和字线之间。 该结构还包括位于第二位线之上的第二存储器单元，其中第二存储器单元包括第二ONO堆栈段，其中第二ONO堆栈段位于第二位线和字线之间，并且其中第一ONO 堆叠段与第二ONO堆栈段间隔开。 第一存储器单元和第二存储单元可以各自能够例如存储两个独立的数据位。