利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

27 条记录 (耗时 0.015 秒)

    METHOD AND DEVICES FOR TRANSFERRING DATA
    1.
    发明申请
    METHOD AND DEVICES FOR TRANSFERRING DATA 审中-公开
    用于传输数据的方法和设备

    公开(公告)号：US20130058261A1

    公开(公告)日：2013-03-07

    申请号：US13406700

    申请日：2012-02-28

    申请人： Markus Balb ,  Dieter Gleis

    发明人： Markus Balb ,  Dieter Gleis

    IPC分类号： H04L12/26

    CPC分类号： H04L29/06 ,  H04L47/266 ,  H04L69/32

    摘要： The invention relates to a method, to a first and a second device (1, 2) and to a system (10) comprising the first and second device (1, 2) for transferring data, said system and devices matching the user data transfer rate during the data transfer between the first and the second device (1, 2). The first device (1) comprises in particular a medium access controller and operates in the second layer according to the OSI reference model, whilst the second device (2) transmits and receives user data in the first layer according to the OSI reference model and comprises an interface unit (24) for a DSL connection. The transfer rate match is achieved in particular by PAUSE frames according to the IEEE 802.3-2004 standard and the second device also operates in the second layer according to the OSI reference model to transmit and receive the PAUSE frames.

    摘要翻译： 本发明涉及一种对第一和第二设备（1,2）和包括用于传送数据的第一和第二设备（1,2）的系统（10）的方法，所述系统和与用户数据传输相匹配的设备 在第一和第二设备（1,2）之间的数据传输期间的速率。 第一设备（1）特别包括介质访问控制器，并且根据OSI参考模型在第二层中操作，而第二设备（2）根据OSI参考模型在第一层中发送和接收用户数据，并且包括 用于DSL连接的接口单元（24）。 传输速率匹配特别是通过根据IEEE 802.3-2004标准的暂停帧来实现，并且第二设备还根据OSI参考模型在第二层中操作以发送和接收暂停帧。

    Memory circuit, a dynamic random access memory, a system comprising a memory and a floating point unit and a method for storing digital data
    2.
    发明授权
    Memory circuit, a dynamic random access memory, a system comprising a memory and a floating point unit and a method for storing digital data 失效
    存储器电路，动态随机存取存储器，包括存储器和浮点单元的系统以及用于存储数字数据的方法

    公开(公告)号：US07515456B2

    公开(公告)日：2009-04-07

    申请号：US11530858

    申请日：2006-09-11

    申请人： Peter Mayer ,  Wolfgang Spirkl ,  Markus Balb ,  Christoph Bilger ,  Martin Brox ,  Thomas Hein ,  Michael Richter

    发明人： Peter Mayer ,  Wolfgang Spirkl ,  Markus Balb ,  Christoph Bilger ,  Martin Brox ,  Thomas Hein ,  Michael Richter

    IPC分类号： G11C11/00

    CPC分类号： G11C7/16 ,  G11C7/1006 ,  G11C7/1051 ,  G11C7/1069 ,  G11C7/1078 ,  G11C7/1096 ,  G11C11/4085 ,  G11C11/4096

    摘要： A memory circuit comprises a D/A converter connected with an input/output circuit and with a writing circuit, wherein the D/A converter converts a digital data with at least two digital bits received from the input/output circuit to one analog value and forwards the analog value to the writing circuit, wherein the digital data is at least a part of a floating point number, wherein the writing circuit writes the analog value in at least one selected memory cell, and an A/D converter connected with a reading circuit and with the input/output circuit, wherein the reading circuit reads an analog value from a selected memory cell and forwards the analog value to the A/D converter, wherein the A/D converter converts the analog value to digital data, and wherein the A/D converter forwards the digital data to the input/output circuit. Furthermore, a method is provided for reading data from at least one memory cell of a memory, wherein an analog value is read from the memory cell and the analog value is corrected according to a correction factor representing a storage time the analog value was stored and wherein the corrected analog value is converted to digital data.

    摘要翻译： 存储电路包括与输入/输出电路和写入电路连接的D / A转换器，其中D / A转换器将具有从输入/输出电路接收的至少两个数字位的数字数据转换成一个模拟值， 将模拟值转发到写入电路，其中数字数据是浮点数的至少一部分，其中写入电路将模拟值写入至少一个选择的存储单元，以及与读取器连接的A / D转换器 电路和输入/输出电路，其中读取电路从所选择的存储器单元读取模拟值并将模拟值转发到A / D转换器，其中A / D转换器将模拟值转换为数字数据，其中 A / D转换器将数字数据转发到输入/输出电路。 此外，提供一种用于从存储器的至少一个存储单元读取数据的方法，其中从存储器单元读取模拟值，并且根据表示存储模拟值的存储时间的校正因子来校正模拟值，以及 其中所述经修正的模拟值被转换为数字数据。

    Receiving data comprising synchronization information
    4.
    发明授权
    Receiving data comprising synchronization information 有权
    接收包括同步信息的数据

    公开(公告)号：US07869422B2

    公开(公告)日：2011-01-11

    申请号：US11575373

    申请日：2005-09-12

    申请人： Markus Balb ,  Ivan Kelava ,  Burkart Schneiderheinze

    发明人： Markus Balb ,  Ivan Kelava ,  Burkart Schneiderheinze

    IPC分类号： H04J3/06

    CPC分类号： H04J3/0608 ,  H04J3/0602

    摘要： A method receives data including synchronization information. The method includes obtaining a synchronization for receiving the data based on the synchronization information. The method includes generating, during receiving of the data, maintenance information indicative of whether the synchronization is being maintained based on the synchronization information. The method includes continuing, upon loss of the synchronization, to generate the maintenance information based on the synchronization.

    摘要翻译： 一种方法接收包括同步信息的数据。 该方法包括基于同步信息获得用于接收数据的同步。 该方法包括在接收数据期间，基于同步信息生成指示是否正在维护同步的维护信息。 该方法包括在同步丢失时继续，基于同步来生成维护信息。

    Memory System with Cyclic Redundancy Check
    6.
    发明申请
    Memory System with Cyclic Redundancy Check 有权
    具有循环冗余校验的内存系统

    公开(公告)号：US20090183051A1

    公开(公告)日：2009-07-16

    申请号：US12013832

    申请日：2008-01-14

    申请人： Markus Balb

    发明人： Markus Balb

    IPC分类号： G06F11/00

    CPC分类号： G06F11/1004

    摘要： A memory system, with a memory controller and a memory module, is configured to transfer error securing data and address signals within signal frames between the memory controller and the memory module. The memory system includes: an address register configured to pre-store an address signal associated with at least one block of data signals to be transferred, and at least one cyclic redundancy checksum calculator included in one of the memory controller and the memory module, the calculators being configured to calculate a cyclic redundancy checksum for the at least one data signal block, wherein the pre-stored address signal is used as an initial value for the calculation of the cyclic redundancy checksum and the at least one block of data and address signals are transferred together with the calculated cyclic redundancy checksum.

    摘要翻译： 具有存储器控制器和存储器模块的存储器系统被配置为在存储器控制器和存储器模块之间的信号帧内传送错误保护数据和地址信号。 存储器系统包括：地址寄存器，被配置为预先存储与要传送的数据信号的至少一个数据块相关联的地址信号;以及包括在存储器控制器和存储器模块之一中的至少一个循环冗余校验和计算器， 计算器被配置为计算所述至少一个数据信号块的循环冗余校验和，其中所述预存储的地址信号用作用于计算所述循环冗余校验和和所述至少一个数据和地址信号块的初始值 与计算出的循环冗余校验和一起传输。

    METHODS AND SYSTEMS FOR STORING DATA BASED ON A RELIABILITY REQUIREMENT
    8.
    发明申请
    METHODS AND SYSTEMS FOR STORING DATA BASED ON A RELIABILITY REQUIREMENT 审中-公开
    基于可靠性要求存储数据的方法和系统

    公开(公告)号：US20080189481A1

    公开(公告)日：2008-08-07

    申请号：US11672427

    申请日：2007-02-07

    申请人： Peter Mayer ,  Wolfgang Spirkl ,  Markus Balb ,  Christoph Bilger ,  Martin Brox ,  Thomas Hein ,  Michael Richter

    发明人： Peter Mayer ,  Wolfgang Spirkl ,  Markus Balb ,  Christoph Bilger ,  Martin Brox ,  Thomas Hein ,  Michael Richter

    IPC分类号： G06F12/00

    CPC分类号： G06F12/0223 ,  G06F11/1008

    摘要： Methods and apparatus for storing data in different regions of the memory device based on, for example, a reliability requirement of the data. A memory controller may determine a category for data, for example, high reliability data and low reliability data, prior to storing the data in memory. The data may be stored in a region of memory associated with the category of data according to a method associated with the category of data. For example, high reliability data may be stored in a particular region of memory using lower clock frequencies, with additional error correction bits, and/or at multiple redundant locations. In contrast, low reliability data may be stored other regions of the memory using higher clock frequencies, without additional error correction bits and/or at singular locations (i.e., without redundant locations.

    摘要翻译： 基于例如数据的可靠性要求，在存储装置的不同区域中存储数据的方法和装置。 在将数据存储在存储器中之前，存储器控制器可以确定用于数据的类别，例如高可靠性数据和低可靠性数据。 可以根据与数据类别相关联的方法将数据存储在与数据类别相关联的存储器的区域中。 例如，高可靠性数据可以使用更低的时钟频率，附加的纠错位和/或在多个冗余位置存储在存储器的特定区域中。 相比之下，低可靠性数据可以使用更高的时钟频率存储在存储器的其他区域中，而不需要额外的纠错位和/或在单个位置（即，没有冗余位置）。