公开(公告)号：US06750113B2

公开(公告)日：2004-06-15

申请号：US09764832

申请日：2001-01-17

申请人： Michael D. Armacost ,  Andreas K. Augustin ,  Gerald R. Friese ,  John E. Heidenreich, III ,  Gary R. Hueckel ,  Kenneth J. Stein

发明人： Michael D. Armacost ,  Andreas K. Augustin ,  Gerald R. Friese ,  John E. Heidenreich, III ,  Gary R. Hueckel ,  Kenneth J. Stein

IPC分类号： H01L2120

CPC分类号： H01L28/40 ,  H01L21/31116 ,  H01L21/32136 ,  H01L21/76802 ,  H01L21/76816 ,  H01L23/5223 ,  H01L28/75 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

摘要： A parallel plate capacitor in copper technology is formed in an area that has no copper below it (within 0.3 &mgr;m) with a bottom etch stop layer, a composite bottom plate having an aluminum layer below a TiN layer, an oxide capacitor dielectric, and a top plate of TiN; in a process that involves etching the top plate to leave a capacitor area, etching the bottom plate to a larger bottom area having a margin on all sides; depositing an interlayer dielectric having a higher material quality below the top surface of the capacitor top plate; opening contact apertures to the top and bottom plates and to lower interconnect to a two step process that partially opens a nitride cap layer on the lower interconnect and the top plate while penetrating the nitride cap layer above the bottom plate, then cutting through the capacitor dielectric and finishing the penetration of the nitride cap layer.

摘要翻译： 在铜技术中的平行平板电容器形成在其下方没有铜（0.3μm以下）的区域中，底部蚀刻停止层，在TiN层下方具有铝层的复合底板，氧化物电容器电介质和 TiN顶板; 在包括蚀刻顶板以留下电容器区域的过程中，将底板蚀刻到具有在所有侧面上的边缘的较大底部区域; 在电容器顶板的顶表面下沉积具有较高材料质量的层间电介质; 打开接触孔到顶板和底板，并且将互连件下降到两步工艺，其在穿过底板上方的氮化物盖层之后部分地打开下互连和顶板上的氮化物盖层，然后切穿电容器电介质 并完成氮化物盖层的穿透。

公开(公告)号：US4577212A

公开(公告)日：1986-03-18

申请号：US626274

申请日：1984-06-29

申请人： Gary R. Hueckel ,  George S. Prokop

发明人： Gary R. Hueckel ,  George S. Prokop

IPC分类号： H01L29/73 ,  H01L21/3205 ,  H01L21/331 ,  H01L23/485 ,  H01L23/52 ,  H01L29/417 ,  H01L29/732 ,  H01L29/52 ,  H01L23/50 ,  H01L29/54

CPC分类号： H01L23/485 ,  H01L29/41708 ,  H01L2924/0002

摘要： An emitter contact structure is disclosed for alleviating forward bias beta degradation in a bipolar transistor. The structure comprises emitter contact metallurgy which travels over a dielectric insulating layer having an area of increased thickness adjacent to the area of contact between the metallurgy and the emitter.

摘要翻译： 公开了用于减轻双极晶体管中的正向偏压β劣化的发射极接触结构。 该结构包括发射极接触冶金，其在具有与冶金和发射体之间的接触面积相邻的厚度增加的区域的介电绝缘层上行进。