公开(公告)号：US08683274B1

公开(公告)日：2014-03-25

申请号：US13179429

申请日：2011-07-08

申请人： Nedeljko Varnica ,  Gregory Burd ,  Zining Wu

发明人： Nedeljko Varnica ,  Gregory Burd ,  Zining Wu

IPC分类号： G06F11/00

CPC分类号： H03M13/1148 ,  H03M13/033 ,  H03M13/1102 ,  H03M13/353

摘要： An ERSEC system that applies a level of error correction that is inversely related to susceptibility to error as indicated by a signal-to-noise ratio (SNR) profile of a channel. The SNR profile is estimated, detected or retrieved from an external source. The ERSEC system is used with any channel for which the SNRs can vary spatially, temporally or both.

摘要翻译： ERSEC系统，其应用与通道的信噪比（SNR）轮廓所指示的与误差易感性成反比关系的纠错水平。 从外部源估计，检测或检索SNR分布。 ERSEC系统与任何可以在空间上，时间上或两者上变化的信道一起使用。

公开(公告)号：US08489977B2

公开(公告)日：2013-07-16

申请号：US13475848

申请日：2012-05-18

申请人： Nedeljko Varnica ,  Seo-How Low ,  Gregory Burd ,  Zining Wu

发明人： Nedeljko Varnica ,  Seo-How Low ,  Gregory Burd ,  Zining Wu

IPC分类号： G06F11/10 ,  G06F11/30

CPC分类号： H03M13/116 ,  G11B20/1833 ,  G11B2020/185 ,  G11B2220/2504 ,  G11B2220/2508 ,  H03M13/036 ,  H03M13/6516

摘要： Systems and methods for constructing low-density parity check codes for holographic storage are provided. The methods include selecting parameters of a low-density parity check code, determining the number of bit processing elements and the amount of memory in an accompanying decoder, and constructing a mother matrix representation of a quasi-cyclic parity check matrix. The low-density parity check codes are optimized for performance, memory considerations, and throughput.

摘要翻译： 提供了构建用于全息存储的低密度奇偶校验码的系统和方法。 所述方法包括选择低密度奇偶校验码的参数，确定伴随的解码器中的比特处理元素的数量和存储量，以及构造准循环奇偶校验矩阵的母矩阵表示。 针对性能，内存考虑和吞吐量优化了低密度奇偶校验码。

公开(公告)号：US08219878B1

公开(公告)日：2012-07-10

申请号：US12327627

申请日：2008-12-03

申请人： Nedeljko Varnica ,  Gregory Burd ,  Zining Wu

发明人： Nedeljko Varnica ,  Gregory Burd ,  Zining Wu

IPC分类号： G06F11/00

CPC分类号： H03M13/1111 ,  H03M13/1142

摘要： Systems and methods are provided for decoding received codewords using an LDPC code. An LDPC post-processor is disclosed for performing post-processing when standard LDPC decoding fails due to a trapping set. The LDPC post-processor may direct the LDPC decoder to decode the received codeword again, but may change some of the inputs to the LDPC decoder so that the LDPC decoder does not fail in the same way. In one embodiment, the LDPC post-processor may modify the symbol positions in the received codeword that correspond to a particular unsatisfied check. In another embodiment, the LDPC post-processor may modify the messages in the decoder's iterative message algorithm that correspond to the symbol positions.

摘要翻译： 提供了使用LDPC码对接收到的码字进行解码的系统和方法。 公开了一种用于在标准LDPC解码由于陷阱集合而失败时执行后处理的LDPC后处理器。 LDPC后处理器可以引导LDPC解码器再次对接收的码字进行解码，但是可以将LDPC解码器的一些输入改变为使得LDPC解码器不以相同的方式失效。 在一个实施例中，LDPC后处理器可以修改对应于特定不满足检查的接收码字中的符号位置。 在另一个实施例中，LDPC后处理器可以修改对应于符号位置的解码器的迭代消息算法中的消息。

公开(公告)号：US20090150746A1

公开(公告)日：2009-06-11

申请号：US12329581

申请日：2008-12-06

申请人： Panu Chaichanavong ,  Nedeljko Varnica ,  Nitin Nangare ,  Gregory Burd ,  Zining Wu

发明人： Panu Chaichanavong ,  Nedeljko Varnica ,  Nitin Nangare ,  Gregory Burd ,  Zining Wu

IPC分类号： H03M13/05 ,  G06F11/07

CPC分类号： H03M13/41 ,  G11B20/1426 ,  G11B20/1803 ,  G11B2020/10759 ,  G11B2020/1457 ,  H03M13/09 ,  H03M13/1105 ,  H03M13/1111 ,  H03M13/1114 ,  H03M13/13 ,  H03M13/29 ,  H03M13/2948 ,  H03M13/3746 ,  H03M13/4146 ,  H03M13/6343 ,  H03M13/6502 ,  H03M13/6561

摘要： Systems and methods are provided for improved designs and performance for iterative decoder systems. In some embodiments, the iterative decoder may be decoupled from FIR samples through an FIR RAM, thus resulting in a less complex design and shorter processing times. In some embodiments, an intermediate memory may be used when passing information between the SOVA and LDPC of the iterative decoder. In some embodiments, the SOVA-required information may be continuously serialized from information received from the LDPC during each LDPC iteration. In some embodiments, the 1/(1+D2) precoder of the HR RLL encoder may be split into two serial, 1/(1+D) precoders. One 1/(1+D) precoder may be pulled outside of the HR RLL encoder and used in conjunction with the iterative decoder. This may allow for a 1/(1+D) precoder that may be used with the iterative decoder while maintaining the RLL constraints imposed upon the encoded information by the HR RLL encoder.

摘要翻译： 提供了系统和方法，用于改进迭代解码器系统的设计和性能。 在一些实施例中，迭代解码器可以通过FIR RAM从FIR样本去耦，从而导致较不复杂的设计和较短的处理时间。 在一些实施例中，当在迭代解码器的SOVA和LDPC之间传递信息时，可以使用中间存储器。 在一些实施例中，可以在每次LDPC迭代期间从从LDPC接收的信息中连续序列化所需的SOVA信息。 在一些实施例中，HR RLL编码器的1 /（1 + D2）预编码器可以被分成两个串行，1 /（1 + D）个预编码器。 一个1 /（1 + D）预编码器可以被拉出HR RLL编码器外部并与迭代解码器结合使用。 这可以允许可以与迭代解码器一起使用的1 /（1 + D）预编码器，同时保持由HR RLL编码器对编码信息施加的RLL约束。

公开(公告)号：US09048879B1

公开(公告)日：2015-06-02

申请号：US13586710

申请日：2012-08-15

申请人： Shaohua Yang ,  Zining Wu ,  Gregory Burd ,  Xueshi Yang ,  Hongwei Song ,  Nedeljko Varnica

发明人： Shaohua Yang ,  Zining Wu ,  Gregory Burd ,  Xueshi Yang ,  Hongwei Song ,  Nedeljko Varnica

IPC分类号： H03M13/29 ,  H04L1/00

CPC分类号： H03M13/2945 ,  H03M13/098 ,  H03M13/1102 ,  H03M13/1515 ,  H03M13/23 ,  H03M13/2909 ,  H03M13/2957 ,  H03M13/3746 ,  H04L1/0065

摘要： An error correction system includes an iterative code that employs an interleaved component code and an embedded parity component code. In some embodiments, on the transmission side, input signals received at an input node are encoded based on the interleaved code, which encodes an interleaved version of the input data to produce a first set of codewords. At least a portion of the first set of codewords preferably is divided into a plurality of symbols which are encoded based on the embedded parity code to provide encoded data. Similarly, in some embodiments, on the receiving side, received data are detected to produce detected information and soft outputs. The detected information is decoded based on the embedded parity code to obtain decoded information. The decoded information preferably is used, together with other soft information, by an interleaved decoder to generate reliability metrics for biasing a subsequent decoding iteration.

摘要翻译： 纠错系统包括使用交织分量代码和嵌入奇偶校验分量代码的迭代代码。 在一些实施例中，在传输侧，在输入节点处接收的输入信号基于交织的代码进行编码，该代码编码输入数据的交错版本以产生第一组码字。 第一组码字的至少一部分优选地被划分为多个符号，这些符号基于嵌入的奇偶校验码被编码以提供编码数据。 类似地，在一些实施例中，在接收侧，检测所接收的数据以产生检测到的信息和软输出。 检测到的信息根据嵌入的奇偶校验码进行解码以获得解码的信息。 解码的信息优选地与其他软信息一起被交织的解码器使用以产生用于偏置随后的解码迭代的可靠性度量。

公开(公告)号：US08583981B2

公开(公告)日：2013-11-12

申请号：US11955005

申请日：2007-12-12

申请人： Nedeljko Varnica ,  Gregory Burd ,  Seo-How Low ,  Lingyan Sun ,  Zining Wu

发明人： Nedeljko Varnica ,  Gregory Burd ,  Seo-How Low ,  Lingyan Sun ,  Zining Wu

IPC分类号： H03M13/00

CPC分类号： H03M13/116 ,  G06F11/1008 ,  H03M13/1102 ,  H03M13/152 ,  H03M13/2906 ,  H03M13/2957 ,  H03M13/2966 ,  H03M13/353 ,  H03M13/6561

摘要： Systems and methods for constructing concatenated codes for data storage channels, such as holographic storage channels, are provided. The concatenated codes include an outer BCH code and an inner iteratively decodable code, such as an LDPC code or turbo code. The correction power and coding rate of one or both of the codes may be programmable based on the channel characteristics and the desired SNR coding gain. The correction power and/or coding rate of the inner and/or outer code may also be dynamically adjusted in real-time to compensate for time-varying error conditions on the channel.

摘要翻译： 提供了用于构建诸如全息存储通道的数据存储通道的级联代码的系统和方法。 连接的代码包括外部BCH码和内部可迭代地解码的码，例如LDPC码或turbo码。 一个或两个代码的校正功率和编码率可以基于信道特性和期望的SNR编码增益来编程。 内部和/或外部代码的校正功率和/或编码率也可以被实时动态地调整以补偿信道上的时变误差条件。

公开(公告)号：US07685494B1

公开(公告)日：2010-03-23

申请号：US11745254

申请日：2007-05-07

申请人： Nedeljko Varnica ,  Gregory Burd ,  Zining Wu

发明人： Nedeljko Varnica ,  Gregory Burd ,  Zining Wu

IPC分类号： H03M13/00

CPC分类号： H03M13/1148 ,  H03M13/033 ,  H03M13/1102 ,  H03M13/353

摘要： An error rate sensitive error correction (ERSEC) system that applies a level of error correction that is inversely related to susceptibility to error as indicated by a signal-to-noise ratio (SNR) profile of a channel. The SNR profile is estimated, detected or retrieved from an external source. The ERSEC system can be used with any channel for which the SNRs vary spatially, temporally or both.

摘要翻译： 错误率敏感误差校正（ERSEC）系统，其应用与通道的信噪比（SNR）轮廓所表示的与误差易感性成反比关系的纠错水平。 从外部源估计，检测或检索SNR分布。 ERSEC系统可以与SNR在空间上，时间上或两者上变化的任何信道一起使用。

公开(公告)号：US08522123B1

公开(公告)日：2013-08-27

申请号：US13556063

申请日：2012-07-23

申请人： Engling Yeo ,  Panu Chaichanavong ,  Nedeljko Varnica ,  Gregory Burd ,  Zining Wu

发明人： Engling Yeo ,  Panu Chaichanavong ,  Nedeljko Varnica ,  Gregory Burd ,  Zining Wu

IPC分类号： H03M13/03

CPC分类号： H03M13/1117 ,  H03M13/114 ,  H03M13/116 ,  H03M13/2957 ,  H03M13/4138 ,  H03M13/6325 ,  H03M13/6343 ,  H03M13/6561

摘要： The present disclosure includes apparatus, systems and techniques relating to iterative decoder memory arrangement. A described apparatus includes a single R memory component including R banks, a Q memory component including Q banks, a channel detector memory component to store channel extrinsic information associated with current and previous codewords, and an iterative decoder communicatively coupled with the single R memory component, the Q memory component, and the channel detector memory component. The apparatus can be configured to alternate among the R banks for storing R data associated with a current codeword. The apparatus can be configured to alternate among the Q banks for storing Q data associated with a current codeword.

摘要翻译： 本公开包括与迭代解码器存储器布置相关的装置，系统和技术。 所描述的装置包括包括R组的单个R存储器组件，包括Q组的Q存储器组件，用于存储与当前和先前码字相关联的频道外在信息的信道检测器存储器组件，以及与单个R存储器组件通信耦合的迭代解码器 ，Q存储器组件和通道检测器存储器组件。 该装置可以被配置为在R组之间交替存储用于存储与当前码字相关联的R数据。 该装置可以被配置为在Q组之间交替存储用于存储与当前码字相关联的Q数据。

公开(公告)号：US08316287B1

公开(公告)日：2012-11-20

申请号：US11893936

申请日：2007-08-17

申请人： Nedeljko Varnica ,  Seo-How Low ,  Gregory Burd ,  Zining Wu

发明人： Nedeljko Varnica ,  Seo-How Low ,  Gregory Burd ,  Zining Wu

IPC分类号： G06F11/08 ,  G06F11/27

CPC分类号： H03M13/116 ,  G11B20/1833 ,  G11B2020/185 ,  G11B2220/2504 ,  G11B2220/2508 ,  H03M13/036 ,  H03M13/6516

摘要： Systems and methods for constructing low-density parity check codes for holographic storage are provided. The methods include selecting parameters of a low-density parity check code, determining the number of bit processing elements and the amount of memory in an accompanying decoder, and constructing a mother matrix representation of a quasi-cyclic parity check matrix. The low-density parity check codes are optimized for performance, memory considerations, and throughput.

摘要翻译： 提供了构建用于全息存储的低密度奇偶校验码的系统和方法。 所述方法包括选择低密度奇偶校验码的参数，确定伴随的解码器中的比特处理元素的数量和存储量，以及构造准循环奇偶校验矩阵的母矩阵表示。 针对性能，内存考虑和吞吐量优化了低密度奇偶校验码。

公开(公告)号：US08312341B1

公开(公告)日：2012-11-13

申请号：US11951062

申请日：2007-12-05

申请人： Nedeljko Varnica ,  Gregory Burd ,  Zining Wu

发明人： Nedeljko Varnica ,  Gregory Burd ,  Zining Wu

IPC分类号： G06F11/00 ,  G06F11/30 ,  G08C25/00 ,  H03M13/00 ,  H04L1/00

CPC分类号： H03M13/353 ,  H03M13/1102 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/27 ,  H03M13/29 ,  H03M13/2957 ,  H03M13/356 ,  H04L1/0001 ,  H04L1/0057 ,  H04L1/0071

摘要： Generation of code words for error correction coding (ECC) of a channel with a non-uniform signal-to-noise ratio (SNR) is provided. A channel SNR profile is accessed, which can also include determining the channel profile. The channel profile characterizes sections of the channel having like SNR values. Each section of the channel is partitioned into a number of partitions. The number of partitions of each section equals a number of code words for the channel. The code words are generated by interleaving the partitions from each section such that an average SNR of each code word is made substantially the same as an average SNR of the channel.

摘要翻译： 提供了具有不均匀信噪比（SNR）的信道的纠错编码（ECC）的码字的生成。 访问信道SNR简档，其还可以包括确定信道简档。 信道简档表征具有类似SNR值的信道的部分。 通道的每个部分被分割成多个分区。 每个部分的分区数等于通道的代码字数。 通过交织来自每个部分的分区来产生码字，使得每个码字的平均SNR基本上与信道的平均SNR基本相同。