利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

22 条记录 (耗时 0.014 秒)

    Increased drive current by isotropic recess etch
    2.
    发明申请
    Increased drive current by isotropic recess etch 有权
    通过各向同性凹槽蚀刻增加驱动电流

    公开(公告)号：US20060024898A1

    公开(公告)日：2006-02-02

    申请号：US10902360

    申请日：2004-07-29

    申请人： PR Chidambaram ,  Lindsey Hall ,  Haowen Bu

    发明人： PR Chidambaram ,  Lindsey Hall ,  Haowen Bu

    IPC分类号： H01L21/336

    CPC分类号： H01L29/7833 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636

    摘要： A method (100) of forming a transistor includes forming a gate structure (108) over a semiconductor body and forming recesses (112) using an isotropic etch using the gate structure as an etch mask. The isotropic etch forms a recess in the semiconductor body that extends laterally in the semiconductor body toward a channel portion of the semiconductor body underlying the gate structure. The method further includes epitaxially growing silicon (114) comprising stress-inducing species in the recesses. The source and drain regions are then implanted (120) in the semiconductor body on opposing sides of the gate structure.

    摘要翻译： 形成晶体管的方法（100）包括在半导体主体上形成栅极结构（108）并使用栅极结构作为蚀刻掩模使用各向同性蚀刻形成凹陷（112）。 各向同性蚀刻在半导体本体中形成凹槽，其在半导体本体中横向延伸到栅极结构下方的半导体主体的沟道部分。 该方法还包括在凹槽中外延生长包含应力诱导物质的硅（114）。 然后将源极和漏极区域（120）注入到栅极结构的相对侧上的半导体本体中。

    Methods, systems and structures for forming improved transistors
    3.
    发明申请
    Methods, systems and structures for forming improved transistors 有权
    用于形成改进的晶体管的方法，系统和结构

    公开(公告)号：US20060024876A1

    公开(公告)日：2006-02-02

    申请号：US10909515

    申请日：2004-08-02

    申请人： PR Chidambaram ,  Haowen Bu

    发明人： PR Chidambaram ,  Haowen Bu

    IPC分类号： H01L21/336 ,  H01L21/8234

    CPC分类号： H01L29/7842 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7848

    摘要： A method (100) of forming a transistor includes forming a gate structure (106, 108) over a semiconductor body and forming recesses (112) substantially aligned to the gate structure in the semiconductor body. Carbon-doped silicon is then epitaxially grown (114) in the recesses, followed by forming sidewall spacers (118) over lateral edges of the gate structure. The method continues by implanting source and drain regions in the semiconductor body (120) after forming the sidewall spacers. The carbon-doped silicon formed in the recesses resides close to the transistor channel and serves to provide a tensile stress to the channel, thereby facilitating improved carrier mobility in NMOS type transistor devices.

    摘要翻译： 形成晶体管的方法（100）包括在半导体主体上形成栅极结构（106,108），并形成与半导体本体中的栅极结构基本对齐的凹槽（112）。 然后在凹槽中外延生长碳掺杂的硅，然后在栅极结构的横向边缘上形成侧壁间隔物（118）。 该方法通过在形成侧壁间隔物之后将源区和漏区注入半导体本体（120）中来继续。 在凹槽中形成的掺杂碳的硅靠近晶体管沟道并且用于向通道提供拉伸应力，从而有助于改善NMOS型晶体管器件中的载流子迁移率。

    Methods, systems and structures for forming improved transistors
    4.
    发明授权
    Methods, systems and structures for forming improved transistors 有权
    用于形成改进的晶体管的方法，系统和结构

    公开(公告)号：US07122435B2

    公开(公告)日：2006-10-17

    申请号：US10909515

    申请日：2004-08-02

    申请人： PR Chidambaram ,  Haowen Bu

    发明人： PR Chidambaram ,  Haowen Bu

    IPC分类号： H01L21/336

    CPC分类号： H01L29/7842 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7848

    摘要： A method (100) of forming a transistor includes forming a gate structure (106, 108) over a semiconductor body and forming recesses (112) substantially aligned to the gate structure in the semiconductor body. Amorphous silicon regions are then formed (114) in the recesses. The amorphous silicon regions are re-crystallized. Sidewall spacers are formed (118) over lateral edges of the gate structure. The method continues by implanting source and drain regions in the semiconductor body (120) after forming the sidewall spacers. The re-crystallized silicon regions formed in the recesses reside close to the transistor channel and serve to facilitate improved carrier mobility in NMOS type transistor devices.

    摘要翻译： 形成晶体管的方法（100）包括在半导体主体上形成栅极结构（106,108），并形成与半导体本体中的栅极结构基本对齐的凹槽（112）。 然后在凹部中形成非晶硅区域（114）。 非晶硅区域再结晶。 在门结构的横向边缘上形成侧壁间隔物（118）。 该方法通过在形成侧壁间隔物之后将源区和漏区注入半导体本体（120）中来继续。 形成在凹槽中的再结晶硅区域靠近晶体管沟道，并且有助于改善NMOS型晶体管器件中的载流子迁移率。

    Transistor fabrication methods using dual sidewall spacers
    5.
    发明授权
    Transistor fabrication methods using dual sidewall spacers 有权
    使用双侧壁间隔件的晶体管制造方法

    公开(公告)号：US07217626B2

    公开(公告)日：2007-05-15

    申请号：US10899360

    申请日：2004-07-26

    申请人： Haowen Bu ,  PR Chidambaram ,  Rajesh Khamankar ,  Lindsey Hall

    发明人： Haowen Bu ,  PR Chidambaram ,  Rajesh Khamankar ,  Lindsey Hall

    IPC分类号： H01L21/336

    CPC分类号： H01L29/7842 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843

    摘要： Methods (50) are presented for transistor fabrication, in which first and second sidewall spacers (120a, 120b) are formed laterally outward from a gate structure (114), after which a source/drain region (116) is implanted. The method (50) further comprises removing all or a portion of the second sidewall spacer (120b) after implanting the source/drain region (116), where the remaining sidewall spacer (120a) is narrower following the source/drain implant to improve source/drain contact resistance and PMD gap fill, and to facilitate inducing stress in the transistor channel.

    摘要翻译： 呈现用于晶体管制造的方法（50），其中第一和第二侧壁间隔物（120a，120b）从栅极结构（114）横向向外形成，之后植入源极/漏极区（116）。 方法（50）还包括在注入源极/漏极区域（116）之后去除第二侧壁间隔物（120b）的全部或一部分，其中剩余侧壁间隔物（120a）在源极/漏极植入物之后更窄 改善源极/漏极接触电阻和PMD间隙填充，并促进晶体管沟道中的应力。

    Integration scheme to improve NMOS with poly cap while mitigating PMOS degradation
    7.
    发明申请
    Integration scheme to improve NMOS with poly cap while mitigating PMOS degradation 有权
    集成方案，以改善具有多晶硅帽的NMOS，同时减轻PMOS降解

    公开(公告)号：US20060068541A1

    公开(公告)日：2006-03-30

    申请号：US10950138

    申请日：2004-09-24

    申请人： PR Chidambaram ,  Srinivasan Chakravarthi ,  Haowen Bu ,  Rajesh Khamankar

    发明人： PR Chidambaram ,  Srinivasan Chakravarthi ,  Haowen Bu ,  Rajesh Khamankar

    IPC分类号： H01L21/8238

    CPC分类号： H01L29/7833 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823864 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7843

    摘要： A method (200) fabricating a semiconductor device is disclosed. A poly oxide layer is formed over gate electrodes (210) on a semiconductor body and active regions defined within the semiconductor body in PMOS and NMOS regions. A nitride containing cap oxide layer is formed over the grown poly oxide layer (212). Offset spacers are formed adjacent to sidewalls of the gate electrodes (216). Extension regions are then formed (214) within the PMOS region and the NMOS region. Sidewall spacers are formed (218) adjacent to the sidewalls of the gate. electrodes. An n-type dopant is implanted into the NMOS region to form source/drain regions and a p-type dopant is implanted with an overdose amount into the PMOS region to form the source/drain regions within the PMOS region (220). A poly cap layer is formed over the device (222) and an anneal or other thermal process is performed (224) that causes the p-type dopant to diffuse into the nitride containing cap oxide layer and obtain a selected dopant profile having sufficient lateral abruptness.

    摘要翻译： 公开了制造半导体器件的方法（200）。 在半导体主体上的栅电极（210）上形成多个氧化物层，以及在PMOS和NMOS区域内限定在半导体本体内的有源区。 在生长的多晶氧化物层（212）上形成含氮化物的氧化物层。 邻近栅电极（216）的侧壁形成偏移间隔物。 然后在PMOS区域和NMOS区域内形成延伸区域（214）。 侧壁间隔件形成（218）邻近门的侧壁。 电极。 将n型掺杂剂注入到NMOS区域中以形成源极/漏极区域，并且将过量剂量的p型掺杂剂注入到PMOS区域中以在PMOS区域（220）内形成源极/漏极区域。 在器件（222）之上形成多晶硅层，并执行退火或其它热处理（224），使得p型掺杂剂扩散到含氮化物的氧化物层中，并获得具有足够横向突变性的选定掺杂剂分布 。

    Transistor fabrication methods using dual sidewall spacers
    10.
    发明申请
    Transistor fabrication methods using dual sidewall spacers 有权
    使用双侧壁间隔件的晶体管制造方法

    公开(公告)号：US20060019456A1

    公开(公告)日：2006-01-26

    申请号：US10899360

    申请日：2004-07-26

    申请人： Haowen Bu ,  PR Chidambaram ,  Rajesh Khamankar ,  Lindsey Hall

    发明人： Haowen Bu ,  PR Chidambaram ,  Rajesh Khamankar ,  Lindsey Hall

    IPC分类号： H01L21/336

    CPC分类号： H01L29/7842 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843

    摘要： Methods (50) are presented for transistor fabrication, in which first and second sidewall spacers (120a, 120b) are formed laterally outward from a gate structure (114), after which a source/drain region (116) is implanted. The method (50) further comprises removing all or a portion of the second sidewall spacer (120b) after implanting the source/drain region (116), where the remaining sidewall spacer (120a) is narrower following the source/drain implant to improve source/drain contact resistance and PMD gap fill, and to facilitate inducing stress in the transistor channel.

    摘要翻译： 呈现用于晶体管制造的方法（50），其中第一和第二侧壁间隔物（120a，120b）从栅极结构（114）横向向外形成，之后植入源极/漏极区（116）。 方法（50）还包括在注入源极/漏极区域（116）之后去除第二侧壁间隔物（120b）的全部或一部分，其中剩余侧壁间隔物（120a）在源极/漏极植入物之后更窄 改善源极/漏极接触电阻和PMD间隙填充，并促进晶体管沟道中的应力。