利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

19 条记录 (耗时 0.021 秒)

    Bipolar junction transistors having a fin
    1.
    发明授权
    Bipolar junction transistors having a fin 有权
    具有翅片的双极结晶体管

    公开(公告)号：US08258602B2

    公开(公告)日：2012-09-04

    申请号：US12618425

    申请日：2009-11-13

    申请人： Po-Yao Ke ,  Tao-Wen Chung ,  Shine Chung ,  Fu-Lung Hsueh

    发明人： Po-Yao Ke ,  Tao-Wen Chung ,  Shine Chung ,  Fu-Lung Hsueh

    IPC分类号： H01L27/082 ,  H01L27/102 ,  H01L29/70 ,  H01L31/11

    CPC分类号： H01L29/73 ,  H01L21/823431

    摘要： Design and methods for fabricating bipolar junction transistors are described. In one embodiment, a semiconductor device includes a first fin comprising a first emitter region, a first base region, and a first collector region. The first emitter region, the first base region, and the first collector region form a bipolar junction transistor. A second fin is disposed adjacent and parallel to the first fin. The second fin includes a first contact to the first base region.

    摘要翻译： 描述用于制造双极结型晶体管的设计和方法。 在一个实施例中，半导体器件包括包括第一发射极区域，第一基极区域和第一集电极区域的第一鳍片。 第一发射极区域，第一基极区域和第一集电极区域形成双极结型晶体管。 第二翅片邻近并平行于第一翅片设置。 第二鳍片包括与第一基底区域的第一接触。

    Bipolar Junction Transistors and Methods of Fabrication Thereof
    3.
    发明申请
    Bipolar Junction Transistors and Methods of Fabrication Thereof 有权
    双极结晶体管及其制造方法

    公开(公告)号：US20120264269A1

    公开(公告)日：2012-10-18

    申请号：US13535090

    申请日：2012-06-27

    申请人： Po-Yao Ke ,  Tao-Wen Chung ,  Shine Chung ,  Fu-Lung Hsueh

    发明人： Po-Yao Ke ,  Tao-Wen Chung ,  Shine Chung ,  Fu-Lung Hsueh

    IPC分类号： H01L21/8222

    CPC分类号： H01L29/73 ,  H01L21/823431

    摘要： A method of forming a semiconductor device is provided. The method includes forming a first fin above a substrate, forming a first emitter region in a first portion of the first fin, forming a first collector region in a second portion of the first fin, and forming a first base region in a third portion of the first fin. The third portion of the first fin is disposed underneath a first gate electrode. The method further includes forming a second fin adjacent to the first fin and above the substrate. The second fin is composed of a semiconductor material. The method also includes forming a first base contact over the second fin. The first base contact is coupled to the first base region through the second fin, the substrate, and the first fin.

    摘要翻译： 提供一种形成半导体器件的方法。 该方法包括在衬底上形成第一鳍片，在第一鳍片的第一部分中形成第一发射极区域，在第一鳍片的第二部分中形成第一集电极区域，并在第三鳍片的第三部分形成第一基底区域 第一个翅膀 第一鳍片的第三部分设置在第一栅电极下方。 该方法还包括形成邻近第一鳍片和衬底上方的第二鳍片。 第二鳍由半导体材料构成。 该方法还包括在第二翅片上形成第一基底接触。 第一基底接触件通过第二鳍片，基底和第一鳍片耦合到第一基底区域。

    Bipolar Junction Transistors and Methods of Fabrication Thereof
    4.
    发明申请
    Bipolar Junction Transistors and Methods of Fabrication Thereof 有权
    双极结晶体管及其制造方法

    公开(公告)号：US20100187656A1

    公开(公告)日：2010-07-29

    申请号：US12618425

    申请日：2009-11-13

    申请人： Po-Yao Ke ,  Tao-Wen Chung ,  Shine Chung ,  Fu-Lung Hsueh

    发明人： Po-Yao Ke ,  Tao-Wen Chung ,  Shine Chung ,  Fu-Lung Hsueh

    IPC分类号： H01L29/73

    CPC分类号： H01L29/73 ,  H01L21/823431

    摘要： Design and methods for fabricating bipolar junction transistors are described. In one embodiment, a semiconductor device includes a first fin comprising a first emitter region, a first base region, and a first collector region. The first emitter region, the first base region, and the first collector region form a bipolar junction transistor. A second fin is disposed adjacent and parallel to the first fin. The second fin includes a first contact to the first base region.

    摘要翻译： 描述用于制造双极结型晶体管的设计和方法。 在一个实施例中，半导体器件包括包括第一发射极区域，第一基极区域和第一集电极区域的第一鳍片。 第一发射极区域，第一基极区域和第一集电极区域形成双极结型晶体管。 第二翅片邻近并平行于第一翅片设置。 第二鳍片包括与第一基底区域的第一接触。

    Methods of fabricating bipolar junction transistors having a fin
    5.
    发明授权
    Methods of fabricating bipolar junction transistors having a fin 有权
    制造具有翅片的双极结型晶体管的方法

    公开(公告)号：US08703571B2

    公开(公告)日：2014-04-22

    申请号：US13535090

    申请日：2012-06-27

    申请人： Po-Yao Ke ,  Tao-Wen Chung ,  Shine Chung ,  Fu-Lung Hsueh

    发明人： Po-Yao Ke ,  Tao-Wen Chung ,  Shine Chung ,  Fu-Lung Hsueh

    IPC分类号： H01L21/331

    CPC分类号： H01L29/73 ,  H01L21/823431

    摘要： A method of forming a semiconductor device is provided. The method includes forming a first fin above a substrate, forming a first emitter region in a first portion of the first fin, forming a first collector region in a second portion of the first fin, and forming a first base region in a third portion of the first fin. The third portion of the first fin is disposed underneath a first gate electrode. The method further includes forming a second fin adjacent to the first fin and above the substrate. The second fin is composed of a semiconductor material. The method also includes forming a first base contact over the second fin. The first base contact is coupled to the first base region through the second fin, the substrate, and the first fin.

    摘要翻译： 提供一种形成半导体器件的方法。 该方法包括在衬底上形成第一鳍片，在第一鳍片的第一部分中形成第一发射极区域，在第一鳍片的第二部分形成第一集电极区域，并在第三鳍片的第三部分形成第一基底区域 第一个翅膀 第一鳍片的第三部分设置在第一栅电极下方。 该方法还包括形成邻近第一鳍片和衬底上方的第二鳍片。 第二鳍由半导体材料构成。 该方法还包括在第二翅片上形成第一基底接触。 第一基底接触件通过第二鳍片，基底和第一鳍片耦合到第一基底区域。

    High-voltage BJT formed using CMOS HV processes
    6.
    发明授权
    High-voltage BJT formed using CMOS HV processes 有权
    使用CMOS HV工艺形成高压BJT

    公开(公告)号：US08415764B2

    公开(公告)日：2013-04-09

    申请号：US12750503

    申请日：2010-03-30

    申请人： Tao-Wen Chung ,  Po-Yao Ke ,  Wei-Yang Lin ,  Shine Chung

    发明人： Tao-Wen Chung ,  Po-Yao Ke ,  Wei-Yang Lin ,  Shine Chung

    IPC分类号： H01L27/082

    CPC分类号： H01L27/0823 ,  H01L29/0692 ,  H01L29/0821 ,  H01L29/7322 ,  H01L29/735

    摘要： An integrated circuit device includes a semiconductor substrate having a top surface; at least one insulation region extending from the top surface into the semiconductor substrate; a plurality of base contacts of a first conductivity type electrically interconnected to each other; and a plurality of emitters and a plurality of collectors of a second conductivity type opposite the first conductivity type. Each of the plurality of emitters, the plurality of collectors, and the plurality of base contacts is laterally spaced apart from each other by the at least one insulation region. The integrated circuit device further includes a buried layer of the second conductivity type in the semiconductor substrate, wherein the buried layer has an upper surface adjoining bottom surfaces of the plurality of collectors.

    摘要翻译： 集成电路器件包括具有顶表面的半导体衬底; 至少一个绝缘区域，从所述顶表面延伸到所述半导体衬底中; 多个彼此电互连的第一导电类型的基座触头; 以及与第一导电类型相反的第二导电类型的多个发射极和多个集电极。 多个发射器，多个集光器和多个基座触点中的每一个通过至少一个绝缘区域彼此横向间隔开。 集成电路装置还包括在半导体衬底中的第二导电类型的掩埋层，其中掩埋层具有邻接多个集电极的底表面的上表面。

    MRAM cells and circuit for programming the same
    10.
    发明授权
    MRAM cells and circuit for programming the same 有权
    MRAM单元和电路编程相同

    公开(公告)号：US08451655B2

    公开(公告)日：2013-05-28

    申请号：US13364955

    申请日：2012-02-02

    申请人： Shine Chung ,  Hung-Sen Wang ,  Tao-Wen Chung ,  Chun-Jung Lin ,  Yu-Jen Wang

    发明人： Shine Chung ,  Hung-Sen Wang ,  Tao-Wen Chung ,  Chun-Jung Lin ,  Yu-Jen Wang

    IPC分类号： G11C11/00

    CPC分类号： G11C11/1677 ,  G11C11/1675

    摘要： A circuit includes magneto-resistive random access memory (MRAM) cell and a control circuit. The control circuit is electrically coupled to the MRAM cell, and includes a current source configured to provide a first writing pulse to write a value into the MRAM cell, and a read circuit configured to measure a status of the MRAM cell. The control circuit is further configured to verify whether a successful writing is achieved through the first writing pulse.

    摘要翻译： 电路包括磁阻随机存取存储器（MRAM）单元和控制电路。 控制电路电耦合到MRAM单元，并且包括被配置为提供第一写入脉冲以将值写入MRAM单元的电流源和被配置为测量MRAM单元的状态的读取电路。 控制电路还被配置为验证通过第一写入脉冲是否实现了成功写入。