公开(公告)号：US09478541B2

公开(公告)日：2016-10-25

申请号：US14480156

申请日：2014-09-08

Applicant: QUALCOMM Incorporated

Inventor： Stanley Seungchul Song ,  Kern Rim ,  Jeffrey Junhao Xu ,  Matthew Michael Nowak ,  Choh Fei Yeap ,  Roawen Chen

IPC: G06F17/50 ,  H01L27/088 ,  G03F7/00 ,  H01L21/8234 ,  H01L27/02

CPC classification number: H01L27/0886 ,  G03F7/00 ,  G06F17/5068 ,  H01L21/823431 ,  H01L27/0207

Abstract: A method for half-node scaling a circuit layout in accordance with an aspect of the present disclosure includes vertical devices on a die. The method includes reducing a fin pitch and a gate pitch of the vertical devices on the die. The method also includes scaling a wavelength to define at least one reduced area geometric pattern of the circuit layout.

Abstract translation: 根据本公开的一个方面的用于半节点缩放电路布局的方法包括裸片上的垂直设备。 该方法包括降低管芯上的垂直装置的翅片间距和栅极间距。 该方法还包括缩放波长以限定电路布局的至少一个缩小区域几何图案。

公开(公告)号：US20140306349A1

公开(公告)日：2014-10-16

申请号：US13861086

申请日：2013-04-11

Applicant: QUALCOMM INCORPORATED

Inventor： Shiqun Gu ,  Urmi Ray ,  Roawen Chen ,  Brian Matthew Henderson ,  Ratibor Radojcic ,  Matthew Nowak ,  Nicholas Yu

IPC: H01L23/498 ,  H01L21/48

CPC classification number: H01L23/49811 ,  H01L21/486 ,  H01L23/147 ,  H01L23/49827 ,  H01L2224/16225 ,  H01L2924/15311

Abstract: Some implementations provide an interposer that includes a substrate, a via in the substrate, and an oxidation layer. The via includes a metal material. The oxidation layer is between the via and the substrate. In some implementations, the substrate is a silicon substrate. In some implementations, the oxidation layer is a thermal oxide formed by exposing the substrate to heat. In some implementations, the oxidation layer is configured to provide electrical insulation between the via and the substrate. In some implementations, the interposer also includes an insulation layer. In some implementations, the insulation layer is a polymer layer. In some implementations, the interposer also includes at least one interconnect on the surface of the interposer. The at least one interconnect is positioned on the surface of the interposer such that the oxidation layer is between the interconnect and the substrate.

Abstract translation: 一些实施方案提供了一种插入器，其包括衬底，衬底中的通孔和氧化层。 通孔包括金属材料。 氧化层位于通孔和衬底之间。 在一些实施方式中，衬底是硅衬底。 在一些实施方案中，氧化层是通过将基底暴露于热而形成的热氧化物。 在一些实施方案中，氧化层被配置为在通孔和基底之间提供电绝缘。 在一些实施方案中，插入件还包括绝缘层。 在一些实施方案中，绝缘层是聚合物层。 在一些实现中，插入器还包括在插入器的表面上的至少一个互连。 所述至少一个互连件位于所述插入件的表面上，使得所述氧化层位于所述互连件和所述基板之间。