-
公开(公告)号：US20070242538A1
公开(公告)日：2007-10-18
申请号：US11404667
申请日：2006-04-14
申请人： Qikai Chen , Swarup Bhunia , Hamid Mahmoodi , Kaushik Roy
发明人： Qikai Chen , Swarup Bhunia , Hamid Mahmoodi , Kaushik Roy
IPC分类号： G11C7/00
CPC分类号： G11C29/50 , G11C11/41 , G11C29/50016
摘要： A test circuit used for determining a fault in a memory device. The test circuit includes a read circuit configured to read memory cell contents in a memory device at a first time instant and second time instant. The test circuit includes a comparator that compares the contents at the first and second time instants. If the contents are different from one another, the comparator indicates that a fault has occurred. Test methods are also used to determine if a fault has occurred in a memory cell.
摘要翻译： 用于确定存储器件中的故障的测试电路。 测试电路包括：读取电路，被配置为在第一时刻和第二时刻读取存储器件中的存储单元内容。 测试电路包括比较第一和第二时刻的内容的比较器。 如果内容不同，则比较器指示发生故障。 测试方法也用于确定存储器单元中是否发生故障。
-
2.发明申请Synthesis approach for active leakage power reduction using dynamic supply gating 有权使用动态电源门控进行有源漏电功率降低的综合方法公开(公告)号：US20070016808A1
公开(公告)日：2007-01-18
申请号：US11450711
申请日：2006-06-09
申请人： Swarup Bhunia , Nilanjan Banerjee , Hamid Mahmoodi , Qikai Chen , Kaushik Roy
发明人： Swarup Bhunia , Nilanjan Banerjee , Hamid Mahmoodi , Qikai Chen , Kaushik Roy
CPC分类号： H03K19/0016
摘要： A logic synthesis method to apply supply gating to idle portions of general logic circuits in their active mode of operation to reduce power requirements and the circuits resulting therefrom. A Shannon expansion is utilized to determine idle portions and active portions of the general logic circuits.
摘要翻译： 一种逻辑合成方法，用于将电源门控应用于其主动操作模式中的通用逻辑电路的空闲部分，以减少功率需求及由此产生的电路。 利用香农膨胀来确定通用逻辑电路的空闲部分和有效部分。
-
公开(公告)号：US07548473B2
公开(公告)日：2009-06-16
申请号：US11404667
申请日：2006-04-14
申请人： Qikai Chen , Swarup Bhunia , Hamid Mahmoodi , Kaushik Roy
发明人： Qikai Chen , Swarup Bhunia , Hamid Mahmoodi , Kaushik Roy
IPC分类号： G11C7/00
CPC分类号： G11C29/50 , G11C11/41 , G11C29/50016
摘要： A test circuit used for determining a fault in a memory device. The test circuit includes a read circuit configured to read memory cell contents in a memory device at a first time instant and second time instant. The test circuit includes a comparator that compares the contents at the first and second time instants. If the contents are different from one another, the comparator indicates that a fault has occurred. Test methods are also used to determine if a fault has occurred in a memory cell.
摘要翻译： 用于确定存储器件中的故障的测试电路。 测试电路包括：读取电路，被配置为在第一时刻和第二时刻读取存储器件中的存储单元内容。 测试电路包括比较第一和第二时刻的内容的比较器。 如果内容不同，则比较器指示发生故障。 测试方法也用于确定存储器单元中是否发生故障。
-
4.发明授权Synthesis approach for active leakage power reduction using dynamic supply gating 有权使用动态电源门控进行有源漏电功率降低的综合方法公开(公告)号：US07454738B2
公开(公告)日：2008-11-18
申请号：US11450711
申请日：2006-06-09
申请人： Swarup Bhunia , Nilanjan Banerjee , Hamid Mahmoodi , Qikai Chen , Kaushik Roy
发明人： Swarup Bhunia , Nilanjan Banerjee , Hamid Mahmoodi , Qikai Chen , Kaushik Roy
IPC分类号： G06F17/50
CPC分类号： H03K19/0016
摘要： A logic synthesis method to apply supply gating to idle portions of general logic circuits in their active mode of operation to reduce power requirements and the circuits resulting therefrom. A Shannon expansion is utilized to determine idle portions and active portions of the general logic circuits.
摘要翻译： 一种逻辑合成方法，用于将电源门控应用于其主动操作模式中的通用逻辑电路的空闲部分，以减少功率需求及由此产生的电路。 利用香农膨胀来确定通用逻辑电路的空闲部分和有效部分。
-
-
-
搜索结果
4 条记录 (耗时 0.017 秒)