公开(公告)号：US20050071606A1

公开(公告)日：2005-03-31

申请号：US10673261

申请日：2003-09-30

申请人： Roman Talyansky ,  Vladimir Vladimirov ,  Dmitry Kaptsenel ,  Ady Tal ,  Amit Dagan

发明人： Roman Talyansky ,  Vladimir Vladimirov ,  Dmitry Kaptsenel ,  Ady Tal ,  Amit Dagan

IPC分类号： G06F7/38 ,  G06F9/44 ,  G06F9/46

CPC分类号： G06F11/3644 ,  G06F8/441 ,  G06F9/526

摘要： There are presented a method, device and system for allocating spill cells for an instrumentation fragment that is run on a processor that uses a register stack architecture where only one free register is available for such fragment.

摘要翻译： 提出了一种方法，设备和系统，用于分配在使用寄存器堆栈架构的处理器上运行的仪器片段的泄漏单元，其中只有一个空闲寄存器可用于此类片段。

公开(公告)号：US20100153953A1

公开(公告)日：2010-06-17

申请号：US12337507

申请日：2008-12-17

申请人： Ali-Reza Adl-Tabatabai ,  Moshe Bach ,  Sion Berkowits ,  James Henry Cownie ,  Yang Ni ,  Jeffrey V. Olivier ,  Bratin Saha ,  Ady Tal ,  Adam Wele

发明人： Ali-Reza Adl-Tabatabai ,  Moshe Bach ,  Sion Berkowits ,  James Henry Cownie ,  Yang Ni ,  Jeffrey V. Olivier ,  Bratin Saha ,  Ady Tal ,  Adam Wele

IPC分类号： G06F9/46

CPC分类号： G06F9/467 ,  G06F9/528 ,  G06F17/30351 ,  G06F17/30353 ,  G06F17/30356 ,  G06F17/30359

摘要： A method and apparatus for unified concurrency control in a Software Transactional Memory (STM) is herein described. A transaction record associated with a memory address referenced by a transactional memory access operation includes optimistic and pessimistic concurrency control fields. Access barriers and other transactional operations/functions are utilized to maintain both fields of the transaction record, appropriately. Consequently, concurrent execution of optimistic and pessimistic transactions is enabled.

摘要翻译： 这里描述了用于软件事务存储器（STM）中的统一并发控制的方法和装置。 与由事务性存储器访问操作引用的存储器地址相关联的事务记录包括乐观和悲观的并发控制字段。 利用访问障碍和其他交易操作/功能来适当地维护交易记录的两个领域。 因此，同时执行乐观和悲观的交易得以实现。

公开(公告)号：US20180095759A1

公开(公告)日：2018-04-05

申请号：US15282011

申请日：2016-09-30

申请人： Raanan Sade ,  Roman Dementiev ,  Ravi Rajwar ,  Ady Tal ,  Alex Gerber

发明人： Raanan Sade ,  Roman Dementiev ,  Ravi Rajwar ,  Ady Tal ,  Alex Gerber

IPC分类号： G06F9/30 ,  G06F12/0855 ,  G06F12/123 ,  G06F12/0875

CPC分类号： G06F9/30043 ,  G06F9/3838 ,  G06F9/466 ,  G06F9/467 ,  G06F12/0857 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/1027 ,  G06F12/12 ,  G06F12/123 ,  G06F2212/1024 ,  G06F2212/452 ,  G06F2212/6022

摘要： Suspendable load address tracking inside transactions is disclosed. An example processing device of implementations of the disclosure includes a transactional memory (TM) read set tracking component circuitry to identify a suspend read tracking instruction within a transaction executed by the processing device, mark load instructions occurring in the transaction subsequent to the identified suspend read tracking instruction with a suspend attribute, wherein the addresses corresponding to the marked load instructions are excluded from a read set maintained for the transaction, identify a resume read tracking instruction within the transaction, and stop marking the load instructions occurring subsequent to the identified resume read tracking instruction with the suspend attribute.

公开(公告)号：US20140156953A1

公开(公告)日：2014-06-05

申请号：US14028018

申请日：2013-09-16

申请人： Ali-Reza Adl-Tabatabai ,  Moshe Bach ,  Sion Berkowits ,  James Henry Cownie ,  Yang Ni ,  Jeffrey V. Olivier ,  Bratin Saha ,  Ady Tal ,  Adam Welc

发明人： Ali-Reza Adl-Tabatabai ,  Moshe Bach ,  Sion Berkowits ,  James Henry Cownie ,  Yang Ni ,  Jeffrey V. Olivier ,  Bratin Saha ,  Ady Tal ,  Adam Welc

IPC分类号： G06F9/46

CPC分类号： G06F9/467 ,  G06F9/528 ,  G06F17/30351 ,  G06F17/30353 ,  G06F17/30356 ,  G06F17/30359

摘要： A method and apparatus for unified concurrency control in a Software Transactional Memory (STM) is herein described. A transaction record associated with a memory address referenced by a transactional memory access operation includes optimistic and pessimistic concurrency control fields. Access barriers and other transactional operations/functions are utilized to maintain both fields of the transaction record, appropriately. Consequently, concurrent execution of optimistic and pessimistic transactions is enabled.

摘要翻译： 这里描述了用于软件事务存储器（STM）中的统一并发控制的方法和装置。 与由事务性存储器访问操作引用的存储器地址相关联的事务记录包括乐观和悲观的并发控制字段。 利用访问障碍和其他交易操作/功能来适当地维护交易记录的两个领域。 因此，同时执行乐观和悲观的交易得以实现。

公开(公告)号：US20070006167A1

公开(公告)日：2007-01-04

申请号：US11140841

申请日：2005-05-31

申请人： Chi-Keung Luk ,  Ady Tal ,  Robert Cohn ,  Jonathan Beimel

发明人： Chi-Keung Luk ,  Ady Tal ,  Robert Cohn ,  Jonathan Beimel

IPC分类号： G06F9/44

CPC分类号： G06F9/45525 ,  G06F8/443

摘要： In one embodiment, the present invention includes a method for receiving a command to insert instrumentation code into a code segment, analyzing the code segment to determine an optimal location for the instrumentation code within the code segment, and inserting the instrumentation code at the optimal location to generate an instrumented code segment. The instrumented code segment may then be executed and may provide for improved performance over unoptimized instrumented code. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种方法，用于接收将检验代码插入代码段的命令，分析代码段以确定代码段内的检测代码的最佳位置，以及将检测代码插入到最佳位置 生成一个乐器化代码段。 然后可以执行检测的代码段，并且可以提供未优化的仪表化代码的改进的性能。 描述和要求保护其他实施例。

公开(公告)号：US08555016B2

公开(公告)日：2013-10-08

申请号：US12337507

申请日：2008-12-17

申请人： Ali-Reza Adl-Tabatabai ,  Moshe Bach ,  Sion Berkowits ,  James Henry Cownie ,  Yang Ni ,  Jeffrey V. Olivier ,  Bratin Saha ,  Ady Tal ,  Adam Wele

发明人： Ali-Reza Adl-Tabatabai ,  Moshe Bach ,  Sion Berkowits ,  James Henry Cownie ,  Yang Ni ,  Jeffrey V. Olivier ,  Bratin Saha ,  Ady Tal ,  Adam Wele

IPC分类号： G06F12/00

CPC分类号： G06F9/467 ,  G06F9/528 ,  G06F17/30351 ,  G06F17/30353 ,  G06F17/30356 ,  G06F17/30359

摘要： A method and apparatus for unified concurrency control in a Software Transactional Memory (STM) is herein described. A transaction record associated with a memory address referenced by a transactional memory access operation includes optimistic and pessimistic concurrency control fields. Access barriers and other transactional operations/functions are utilized to maintain both fields of the transaction record, appropriately. Consequently, concurrent execution of optimistic and pessimistic transactions is enabled.