公开(公告)号：US20080185655A1

公开(公告)日：2008-08-07

申请号：US11670584

申请日：2007-02-02

申请人： Shao-Ta Hsu ,  Teng-Chun Tsai ,  Neng-Kuo Chen ,  Hsiu-Lien Liao ,  Cheng-Han Wu ,  Wen-Han Hung

发明人： Shao-Ta Hsu ,  Teng-Chun Tsai ,  Neng-Kuo Chen ,  Hsiu-Lien Liao ,  Cheng-Han Wu ,  Wen-Han Hung

IPC分类号： H01L21/469 ,  H01L27/092

CPC分类号： H01L27/092 ,  H01L21/76825 ,  H01L21/76826 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/823807 ,  H01L29/7843

摘要： A method for forming a semiconductor device is provided. The method comprises steps of providing a substrate having a first-conductive-type transistor and a second-conductive-type transistor formed thereon and then forming a stress layer over the substrate to conformally cover the first-conductive-type transistor and the second-conductive-type transistor. A cap layer is formed on the stress layer over the first-conductive-type transistor. A modification process is performed. The cap layer is removed.

摘要翻译： 提供一种形成半导体器件的方法。 该方法包括以下步骤：提供具有形成在其上的第一导电型晶体管和第二导电型晶体管的衬底，然后在衬底上形成应力层以共形覆盖第一导电型晶体管和第二导电型晶体管 型晶体管。 在第一导电型晶体管上的应力层上形成覆盖层。 执行修改处理。 盖层被去除。

公开(公告)号：US20080188091A1

公开(公告)日：2008-08-07

申请号：US12043905

申请日：2008-03-06

申请人： SHAO-TA HSU ,  Teng-Chun Tsai ,  Neng-Kuo Chen ,  Hsiu-Lien Liao ,  Cheng-Han Wu ,  Wen-Han Hung

发明人： SHAO-TA HSU ,  Teng-Chun Tsai ,  Neng-Kuo Chen ,  Hsiu-Lien Liao ,  Cheng-Han Wu ,  Wen-Han Hung

IPC分类号： H01L21/469

CPC分类号： H01L27/092 ,  H01L21/76825 ,  H01L21/76826 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/823807 ,  H01L29/7843

摘要： A method for forming a semiconductor device is provided. The method comprises steps of providing a substrate having a first-conductive-type transistor and a second-conductive-type transistor formed thereon and then forming a stress layer over the substrate to conformally cover the first-conductive-type transistor and the second-conductive-type transistor. A cap layer is formed on the stress layer over the first-conductive-type transistor. A modification process is performed. The cap layer is removed.

摘要翻译： 提供一种形成半导体器件的方法。 该方法包括以下步骤：提供具有形成在其上的第一导电型晶体管和第二导电型晶体管的衬底，然后在衬底上形成应力层以共形覆盖第一导电型晶体管和第二导电型晶体管 型晶体管。 在第一导电型晶体管上的应力层上形成覆盖层。 执行修改处理。 盖层被去除。

公开(公告)号：US20080099801A1

公开(公告)日：2008-05-01

申请号：US11552532

申请日：2006-10-25

申请人： Kun-Hsien Lee ,  Cheng-Tung Huang ,  Wen-Han Hung ,  Shyh-Fann Ting ,  Li-Shian Jeng ,  Tzyy-Ming Cheng ,  Neng-Kuo Chen ,  Shao-Ta Hsu ,  Teng-Chun Tsai ,  Chien-Chung Huang

发明人： Kun-Hsien Lee ,  Cheng-Tung Huang ,  Wen-Han Hung ,  Shyh-Fann Ting ,  Li-Shian Jeng ,  Tzyy-Ming Cheng ,  Neng-Kuo Chen ,  Shao-Ta Hsu ,  Teng-Chun Tsai ,  Chien-Chung Huang

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/00 ,  H01L21/8234 ,  H01L21/336

CPC分类号： H01L21/823807 ,  H01L21/823835 ,  H01L21/82385 ,  H01L21/823864 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/7843

摘要： A method of manufacturing a MOS transistor device. First, a semiconductor substrate having a gate structure is prepared. The gate structure has two sidewalls and a liner on the sidewalls. Subsequently, a stressed cap layer is formed on the semiconductor substrate, and covers the gate structure and the liner. Next, an activating process is performed. Furthermore, the stressed cap layer is etched to be a salicide block. Afterward, a salicide process is performed to form a silicide layer on the regions that are not covered by the stressed cap layer.

摘要翻译： 一种制造MOS晶体管器件的方法。 首先，准备具有栅极结构的半导体衬底。 栅极结构在侧壁上具有两个侧壁和衬垫。 随后，在半导体衬底上形成应力覆盖层，并覆盖栅极结构和衬垫。 接下来，执行激活处理。 此外，将应力覆盖层蚀刻成为自对准硅化物块。 之后，进行自对准处理以在未被应力覆盖层覆盖的区域上形成硅化物层。

公开(公告)号：US07494878B2

公开(公告)日：2009-02-24

申请号：US11552532

申请日：2006-10-25

申请人： Kun-Hsien Lee ,  Cheng-Tung Huang ,  Wen-Han Hung ,  Shyh-Fann Ting ,  Li-Shian Jeng ,  Tzyy-Ming Cheng ,  Neng-Kuo Chen ,  Shao-Ta Hsu ,  Teng-Chun Tsai ,  Chien-Chung Huang

发明人： Kun-Hsien Lee ,  Cheng-Tung Huang ,  Wen-Han Hung ,  Shyh-Fann Ting ,  Li-Shian Jeng ,  Tzyy-Ming Cheng ,  Neng-Kuo Chen ,  Shao-Ta Hsu ,  Teng-Chun Tsai ,  Chien-Chung Huang

IPC分类号： H01L21/8234

CPC分类号： H01L21/823807 ,  H01L21/823835 ,  H01L21/82385 ,  H01L21/823864 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/7843

摘要： A method of manufacturing a MOS transistor device. First, a semiconductor substrate having a gate structure is prepared. The gate structure has two sidewalls and a liner on the sidewalls. Subsequently, a stressed cap layer is formed on the semiconductor substrate, and covers the gate structure and the liner. Next, an activating process is performed. Furthermore, the stressed cap layer is etched to be a salicide block. Afterward, a salicide process is performed to form a silicide layer on the regions that are not covered by the stressed cap layer.

摘要翻译： 一种制造MOS晶体管器件的方法。 首先，准备具有栅极结构的半导体基板。 栅极结构在侧壁上具有两个侧壁和衬垫。 随后，在半导体衬底上形成应力覆盖层，并覆盖栅极结构和衬垫。 接下来，执行激活处理。 此外，将应力覆盖层蚀刻成为自对准硅化物块。 之后，进行自对准处理以在未被应力覆盖层覆盖的区域上形成硅化物层。

公开(公告)号：US07642166B2

公开(公告)日：2010-01-05

申请号：US12265736

申请日：2008-11-06

申请人： Kun-Hsien Lee ,  Cheng-Tung Huang ,  Wen-Han Hung ,  Shyh-Fann Ting ,  Li-Shian Jeng ,  Tzyy-Ming Cheng ,  Neng-Kuo Chen ,  Shao-Ta Hsu ,  Teng-Chun Tsai ,  Chien-Chung Huang

发明人： Kun-Hsien Lee ,  Cheng-Tung Huang ,  Wen-Han Hung ,  Shyh-Fann Ting ,  Li-Shian Jeng ,  Tzyy-Ming Cheng ,  Neng-Kuo Chen ,  Shao-Ta Hsu ,  Teng-Chun Tsai ,  Chien-Chung Huang

IPC分类号： H01L213/8234

CPC分类号： H01L21/823807 ,  H01L21/823835 ,  H01L21/82385 ,  H01L21/823864 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/7843

摘要： A method of manufacturing a MOS transistor device is provided. First, a semiconductor substrate having a gate structure is prepared. The gate structure has two sidewalls and a liner on the sidewalls. Subsequently, a stressed cap layer is formed on the semiconductor substrate, and covers the gate structure and the liner. Next, an activating process is performed. Furthermore, the stressed cap layer is etched to be a salicide block. Afterward, a salicide process is performed to form a silicide layer on the regions that are not covered by the stressed cap layer.

摘要翻译： 提供一种制造MOS晶体管器件的方法。 首先，准备具有栅极结构的半导体基板。 栅极结构在侧壁上具有两个侧壁和衬垫。 随后，在半导体衬底上形成应力覆盖层，并覆盖栅极结构和衬垫。 接下来，执行激活处理。 此外，将应力覆盖层蚀刻成为自对准硅化物块。 之后，进行自对准处理以在未被应力覆盖层覆盖的区域上形成硅化物层。

公开(公告)号：US20090068805A1

公开(公告)日：2009-03-12

申请号：US12265736

申请日：2008-11-06

申请人： Kun-Hsien Lee ,  Cheng-Tung Huang ,  Wen-Han Hung ,  Shyh-Fann Ting ,  Li-Shian Jeng ,  Tzyy-Ming Cheng ,  Neng-Kuo Chen ,  Shao-Ta Hsu ,  Teng-Chun Tsai ,  Chien-Chung Huang

发明人： Kun-Hsien Lee ,  Cheng-Tung Huang ,  Wen-Han Hung ,  Shyh-Fann Ting ,  Li-Shian Jeng ,  Tzyy-Ming Cheng ,  Neng-Kuo Chen ,  Shao-Ta Hsu ,  Teng-Chun Tsai ,  Chien-Chung Huang

IPC分类号： H01L21/8238

CPC分类号： H01L21/823807 ,  H01L21/823835 ,  H01L21/82385 ,  H01L21/823864 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/7843

摘要： A method of manufacturing a MOS transistor device is provided. First, a semiconductor substrate having a gate structure is prepared. The gate structure has two sidewalls and a liner on the sidewalls. Subsequently, a stressed cap layer is formed on the semiconductor substrate, and covers the gate structure and the liner. Next, an activating process is performed. Furthermore, the stressed cap layer is etched to be a salicide block. Afterward, a salicide process is performed to form a silicide layer on the regions that are not covered by the stressed cap layer.

摘要翻译： 提供一种制造MOS晶体管器件的方法。 首先，准备具有栅极结构的半导体基板。 栅极结构在侧壁上具有两个侧壁和衬垫。 随后，在半导体衬底上形成应力覆盖层，并覆盖栅极结构和衬垫。 接下来，执行激活处理。 此外，将应力覆盖层蚀刻成为自对准硅化物块。 之后，进行自对准处理以在未被应力覆盖层覆盖的区域上形成硅化物层。

公开(公告)号：US20080142902A1

公开(公告)日：2008-06-19

申请号：US12013482

申请日：2008-01-14

申请人： Neng-Kuo Chen ,  Teng-Chun Tsai ,  Chien-Chung Huang ,  Tsai-Fu Chen ,  Wen-Han Hung

发明人： Neng-Kuo Chen ,  Teng-Chun Tsai ,  Chien-Chung Huang ,  Tsai-Fu Chen ,  Wen-Han Hung

IPC分类号： H01L29/78

CPC分类号： H01L21/0217 ,  C23C16/345 ,  C23C16/56 ,  H01L21/02274 ,  H01L21/02348 ,  H01L21/3185 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843

摘要： A metal-oxide-semiconductor (MOS) transistor device is disclosed. The MOS transistor device comprises a semiconductor substrate; a gate structure on the semiconductor substrate; source/drain regions on the semiconductor substrate adjacent to the gate structure; an ultra-high tensile-stressed nitride film having a hydrogen concentration of less than 1E22 atoms/cm3 covering the gate structure and the source/drain regions; and an inter-layer dielectric (ILD) film over the ultra-high tensile-stressed nitride film.

摘要翻译： 公开了一种金属氧化物半导体（MOS）晶体管器件。 MOS晶体管器件包括半导体衬底; 半导体衬底上的栅极结构; 与栅极结构相邻的半导体衬底上的源/漏区; 具有覆盖栅极结构和源极/漏极区域的小于1E22原子/ cm 3的氢浓度的超高拉伸应力氮化物膜; 和超高拉伸应力氮化物膜上的层间电介质（ILD）膜。

公开(公告)号：US20060199305A1

公开(公告)日：2006-09-07

申请号：US11164488

申请日：2005-11-24

申请人： Neng-Kuo Chen ,  Teng-Chun Tsai ,  Chien-Chung Huang ,  Tsai-Fu Chen ,  Wen-Han Hung

发明人： Neng-Kuo Chen ,  Teng-Chun Tsai ,  Chien-Chung Huang ,  Tsai-Fu Chen ,  Wen-Han Hung

IPC分类号： H01L21/00 ,  H01L21/31

CPC分类号： H01L21/0217 ,  C23C16/345 ,  C23C16/56 ,  H01L21/02274 ,  H01L21/02348 ,  H01L21/3185 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843

摘要： A method for fabricating an ultra-high tensile-stressed nitride film is disclosed. A PECVD process is first performed to deposit a transitional silicon nitride film over a substrate. The transitional silicon nitride film has a first concentration of hydrogen atoms. The transitional silicon nitride film is subjected to UV curing process for reducing the first concentration of hydrogen atoms to a second concentration of hydrogen atoms.

摘要翻译： 公开了一种用于制造超高拉伸应力氮化物膜的方法。 首先执行PECVD处理以在衬底上沉积过渡氮化硅膜。 过渡氮化硅膜具有第一浓度的氢原子。 将过渡氮化硅膜进行UV固化，将氢原子的第一浓度降低至第二浓度的氢原子。

公开(公告)号：US07662730B2

公开(公告)日：2010-02-16

申请号：US11164488

申请日：2005-11-24

申请人： Neng-Kuo Chen ,  Teng-Chun Tsai ,  Chien-Chung Huang ,  Tsai-Fu Chen ,  Wen-Han Hung

发明人： Neng-Kuo Chen ,  Teng-Chun Tsai ,  Chien-Chung Huang ,  Tsai-Fu Chen ,  Wen-Han Hung

IPC分类号： H01L21/471

CPC分类号： H01L21/0217 ,  C23C16/345 ,  C23C16/56 ,  H01L21/02274 ,  H01L21/02348 ,  H01L21/3185 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843

摘要： A method for fabricating an ultra-high tensile-stressed nitride film is disclosed. A PECVD process is first performed to deposit a transitional silicon nitride film over a substrate. The transitional silicon nitride film has a first concentration of hydrogen atoms. The transitional silicon nitride film is subjected to UV curing process for reducing the first concentration of hydrogen atoms to a second concentration of hydrogen atoms.

摘要翻译： 公开了一种用于制造超高拉伸应力氮化物膜的方法。 首先执行PECVD处理以在衬底上沉积过渡氮化硅膜。 过渡氮化硅膜具有第一浓度的氢原子。 将过渡氮化硅膜进行UV固化，将氢原子的第一浓度降低至第二浓度的氢原子。

公开(公告)号：US07655987B2

公开(公告)日：2010-02-02

申请号：US12013482

申请日：2008-01-14

申请人： Neng-Kuo Chen ,  Teng-Chun Tsai ,  Chien-Chung Huang ,  Tsai-Fu Chen ,  Wen-Han Hung

发明人： Neng-Kuo Chen ,  Teng-Chun Tsai ,  Chien-Chung Huang ,  Tsai-Fu Chen ,  Wen-Han Hung

IPC分类号： H01L29/772

CPC分类号： H01L21/0217 ,  C23C16/345 ,  C23C16/56 ,  H01L21/02274 ,  H01L21/02348 ,  H01L21/3185 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843

摘要： A metal-oxide-semiconductor (MOS) transistor device is disclosed. The MOS transistor device comprises a semiconductor substrate; a gate structure on the semiconductor substrate; source/drain regions on the semiconductor substrate adjacent to the gate structure; an ultra-high tensile-stressed nitride film having a hydrogen concentration of less than 1E22 atoms/cm3 covering the gate structure and the source/drain regions; and an inter-layer dielectric (ILD) film over the ultra-high tensile-stressed nitride film.

摘要翻译： 公开了金属氧化物半导体（MOS）晶体管器件。 MOS晶体管器件包括半导体衬底; 半导体衬底上的栅极结构; 与栅极结构相邻的半导体衬底上的源/漏区; 覆盖栅极结构和源极/漏极区域的具有小于1E22原子/ cm3的氢浓度的超高拉伸应力氮化物膜; 和超高拉伸应力氮化物膜上的层间电介质（ILD）膜。