公开(公告)号：US20170024162A1

公开(公告)日：2017-01-26

申请号：US15152029

申请日：2016-05-11

申请人： SUN-YOUNG LIM ,  Taeksoo Kim ,  Indong Kim ,  Hangu Sohn

发明人： SUN-YOUNG LIM ,  Taeksoo Kim ,  Indong Kim ,  Hangu Sohn

IPC分类号： G06F3/06 ,  G11C29/52 ,  G06F11/10

CPC分类号： G11C29/52 ,  G06F11/1048 ,  G11C11/005 ,  G11C2029/0411

摘要： A computing system includes a host, at least one memory module connected with the host through a first channel, and at least one nonvolatile memory module connected with the host through a second channel. The host includes an encoder configured to encode packet data, and a memory module driver configured to transfer the encoded packet data to the at least one memory module when there is no need to decode the encoded packet data and to decode the encoded packet data using a decoder table when there is a need to decode the encoded packet data, the memory module transferring the decoded packet data to the at least one nonvolatile memory module.

摘要翻译： 计算系统包括主机，通过第一通道与主机连接的至少一个存储器模块以及通过第二通道与主机连接的至少一个非易失性存储器模块。 所述主机包括被配置为对分组数据进行编码的编码器，以及存储器模块驱动器，其被配置为当不需要对编码的分组数据进行解码并使用编码的分组数据解码编码的分组数据时，将编码的分组数据传送到至少一个存储器模块 解码器表，当需要对编码的分组数据进行解码时，存储器模块将解码的分组数据传送到至少一个非易失性存储器模块。

公开(公告)号：US20100318733A1

公开(公告)日：2010-12-16

申请号：US12662948

申请日：2010-05-13

申请人： Huikwon Seo ,  Hangu Sohn ,  Seijin Kim

发明人： Huikwon Seo ,  Hangu Sohn ,  Seijin Kim

IPC分类号： G06F12/00

CPC分类号： G11C11/406 ,  G11C11/40618 ,  G11C13/0004 ,  G11C13/0033

摘要： The memory system includes a memory cell array including a plurality of memory sectors and a controller configured to write data in the memory cell array in response to a writing signal. The controller is configured to refresh at least one of the plurality memory sectors when the writing signal is provided.

摘要翻译： 存储器系统包括包括多个存储器扇区的存储单元阵列和配置为响应写入信号将数据写入存储单元阵列的控制器。 控制器被配置为当提供写入信号时刷新多个存储器扇区中的至少一个。