公开(公告)号：US20140032801A1

公开(公告)日：2014-01-30

申请号：US13557756

申请日：2012-07-25

申请人： Scott P. Nixon ,  Tiger Lu Lu ,  Eric M. Rentschler

发明人： Scott P. Nixon ,  Tiger Lu Lu ,  Eric M. Rentschler

IPC分类号： G06F13/00

CPC分类号： G06F11/364 ,  G06F11/3648

摘要： The present invention provides a method and apparatus for dynamically configuring debug triggering patterns. One example embodiment of the method includes comparing values of bits received on a first subset of a plurality of lines of a bus with a first pattern of bits and capturing values of bits received on a second subset of the plurality of lines of the bus in response to the comparison indicating that the values of the bits received on the first subset of the lines match the first pattern of bits. The exemplary embodiment of the method also includes defining a second pattern for triggering a debug action using the captured values.

摘要翻译： 本发明提供一种用于动态配置调试触发模式的方法和装置。 该方法的一个示例性实施例包括比较在总线的多条线路的第一子集上接收的比特值与第一比特模式，并响应于在总线的多条线路的第二子集上接收的比特值 比较指示在第一子集上接收的比特的值与第一种比特模式相匹配。 该方法的示例性实施例还包括使用捕获的值定义用于触发调试动作的第二模式。

公开(公告)号：US09129061B2

公开(公告)日：2015-09-08

申请号：US13557756

申请日：2012-07-25

申请人： Scott P. Nixon ,  Tiger Lu ,  Eric M. Rentschler

发明人： Scott P. Nixon ,  Tiger Lu ,  Eric M. Rentschler

IPC分类号： G06F11/36

CPC分类号： G06F11/364 ,  G06F11/3648

摘要： The present invention provides a method and apparatus for dynamically configuring debug triggering patterns. One example embodiment of the method includes comparing values of bits received on a first subset of a plurality of lines of a bus with a first pattern of bits and capturing values of bits received on a second subset of the plurality of lines of the bus in response to the comparison indicating that the values of the bits received on the first subset of the lines match the first pattern of bits. The exemplary embodiment of the method also includes defining a second pattern for triggering a debug action using the captured values.

摘要翻译： 本发明提供一种用于动态配置调试触发模式的方法和装置。 该方法的一个示例性实施例包括比较在总线的多条线路的第一子集上接收的比特值与第一比特模式，并响应于在总线的多条线路的第二子集上接收的比特值 比较指示在第一子集上接收的比特的值与第一种比特模式相匹配。 该方法的示例性实施例还包括使用捕获的值定义用于触发调试动作的第二模式。

公开(公告)号：US08959398B2

公开(公告)日：2015-02-17

申请号：US13587631

申请日：2012-08-16

申请人： Scott P. Nixon ,  Eric M. Rentschler

发明人： Scott P. Nixon ,  Eric M. Rentschler

IPC分类号： G06F11/00

CPC分类号： G06F11/3656

摘要： An integrated circuit with debug capability includes a first packer and synchronizer to combine a multiple number of values of a first trigger signal received from a first circuit to form a first packed trigger signal and to output a synchronized first packed trigger signal in response to a trigger clock signal, the first trigger signal being synchronous with a first source clock signal, a first logic gate to provide a first output trigger signal indicative of whether any of the first multiple number of values of the first trigger signal in the first synchronized packed trigger signal is in a first state, and a debug state machine responsive to the first output trigger signal to selectively provide a first action signal.

摘要翻译： 具有调试功能的集成电路包括：第一封隔器和同步器，用于组合从第一电路接收的第一触发信号的多个值，以形成第一打包触发信号，并响应触发器输出同步的第一打包触发信号 时钟信号，第一触发信号与第一源时钟信号同步;第一逻辑门，用于提供第一输出触发信号，指示第一同步打包触发信号中第一触发信号的第一多个数值是否为第一触发信号 处于第一状态，并且调试状态机响应于第一输出触发信号选择性地提供第一动作信号。

公开(公告)号：US20140053027A1

公开(公告)日：2014-02-20

申请号：US13587631

申请日：2012-08-16

申请人： Scott P. Nixon ,  Eric M. Rentschler

发明人： Scott P. Nixon ,  Eric M. Rentschler

IPC分类号： G06F11/34

CPC分类号： G06F11/3656

摘要： An integrated circuit with debug capability includes a first packer and synchronizer to combine a multiple number of values of a first trigger signal received from a first circuit to form a first packed trigger signal and to output a synchronized first packed trigger signal in response to a trigger clock signal, the first trigger signal being synchronous with a first source clock signal, a first logic gate to provide a first output trigger signal indicative of whether any of the first multiple number of values of the first trigger signal in the first synchronized packed trigger signal is in a first state, and a debug state machine responsive to the first output trigger signal to selectively provide a first action signal.

摘要翻译： 具有调试功能的集成电路包括：第一封隔器和同步器，用于组合从第一电路接收的第一触发信号的多个值以形成第一打包触发信号，并响应触发器输出同步的第一打包触发信号 时钟信号，第一触发信号与第一源时钟信号同步;第一逻辑门，用于提供第一输出触发信号，指示第一同步打包触发信号中第一触发信号的第一多个数值是否为第一触发信号 处于第一状态，并且调试状态机响应于第一输出触发信号选择性地提供第一动作信号。

公开(公告)号：US09442815B2

公开(公告)日：2016-09-13

申请号：US13665719

申请日：2012-10-31

申请人： Scott P. Nixon ,  Eric M. Rentschler

发明人： Scott P. Nixon ,  Eric M. Rentschler

IPC分类号： G06F11/36 ,  G06F11/27 ,  G06F11/30 ,  G06F11/34

CPC分类号： G06F11/27 ,  G06F11/3065 ,  G06F11/348 ,  G06F11/3648 ,  G06F11/3656 ,  G06F2201/86

摘要： A method and apparatus for distributed on-chip debug triggering is presented. A first bus includes a plurality of lines and a debugging state machine configurable to monitor the plurality of lines of the first bus. One or more nodes are configurable to detect triggering events and provide, in response to detecting one or more triggering events, signals to the debugging state machine using a first subset of the plurality of lines that is allocated to the node(s).

摘要翻译： 提出了一种用于分布式片上调试触发的方法和装置。 第一总线包括多条线路和可配置为监视第一总线的多条线路的调试状态机。 一个或多个节点可配置为检测触发事件，并且响应于检测到一个或多个触发事件而使用分配给该节点的多条线路的第一子集向调试状态机提供信号。

公开(公告)号：US20140053036A1

公开(公告)日：2014-02-20

申请号：US13586622

申请日：2012-08-15

申请人： Scott P. Nixon ,  Eric M. Rentschler

发明人： Scott P. Nixon ,  Eric M. Rentschler

IPC分类号： G01R31/3177

CPC分类号： G01R31/31705

摘要： A system and method for efficiently debugging an integrated circuit with on-die hardware. A processor core includes an on-die debug state machine (DSM). The DSM includes multiple programmable storage elements for storing parameter values corresponding to multiple contexts. Each context is associated with a given one of multiple instruction sequences, such as at least threads and power-performance states. The DSM detects a sequence identifier (ID) and selects a context based on the sequence ID. The corresponding parameter values are used by transition conditions (triggers) and taken debug actions in a finite state machine (FSM) within the DSM. Each state and transition in the FSM is used by each one of the multiple contexts. The programmable DSM shares many resources, rather than replicating them, while being used for multiple sequences.

摘要翻译： 一种用于通过模内硬件高效调试集成电路的系统和方法。 处理器核心包括片上调试状态机（DSM）。 DSM包括用于存储对应于多个上下文的参数值的多个可编程存储元件。 每个上下文与多个指令序列中的给定的一个相关联，例如至少线程和功率性能状态。 DSM检测序列标识符（ID），并根据序列ID选择上下文。 相应的参数值由转换条件（触发器）使用，并在DSM内的有限状态机（FSM）中采取调试动作。 FSM中的每个状态和转换由多个上下文中的每一个使用。 可编程的DSM共享许多资源，而不是复制它们，而被用于多个序列。

公开(公告)号：US08832500B2

公开(公告)日：2014-09-09

申请号：US13572249

申请日：2012-08-10

申请人： Scott P. Nixon ,  Eric M. Rentschler

发明人： Scott P. Nixon ,  Eric M. Rentschler

IPC分类号： G06F11/00

CPC分类号： G06F11/3656 ,  G06F1/10 ,  G06F1/14 ,  G06F11/3636

摘要： An integrated circuit with multiple clock domain tracing capability includes a debug module including a global time stamp counter for counting pulses of a reference clock signal to provide a global time stamp, a first granularity counter for counting pulses of a first clock signal to provide a first granularity count, a second granularity counter for counting pulses of a second clock signal to provide a second granularity count and a trace cache buffer for selectively storing in a first partition the global time stamp, the first granularity count, and first data synchronous to the first clock signal, and for selectively storing in a second partition the global time stamp, the second granularity count, and second data synchronous to the second clock signal.

摘要翻译： 具有多个时钟域跟踪功能的集成电路包括一个调试模块，包括一个用于计数参考时钟信号的脉冲以提供全局时间戳的全局时间戳计数器，第一粒度计数器，用于对第一时钟信号的脉冲进行计数以提供第一 粒度计数，用于计数第二时钟信号的脉冲以提供第二粒度计数的第二粒度计数器和用于选择性地在第一分区中存储全局时间戳，第一粒度计数和与第一粒度同步的第一数据的跟踪高速缓冲存储器 时钟信号，并且用于在第二分区中选择性地存储与第二时钟信号同步的全局时间戳，第二粒度计数和第二数据。

公开(公告)号：US20140122929A1

公开(公告)日：2014-05-01

申请号：US13665719

申请日：2012-10-31

申请人： Scott P. Nixon ,  Eric M. Rentschler

发明人： Scott P. Nixon ,  Eric M. Rentschler

IPC分类号： G06F11/273

CPC分类号： G06F11/27 ,  G06F11/3065 ,  G06F11/348 ,  G06F11/3648 ,  G06F11/3656 ,  G06F2201/86

摘要： A method and apparatus for distributed on-chip debug triggering is presented. A first bus includes a plurality of lines and a debugging state machine configurable to monitor the plurality of lines of the first bus. One or more nodes are configurable to detect triggering events and provide, in response to detecting one or more triggering events, signals to the debugging state machine using a first subset of the plurality of lines that is allocated to the node(s).

摘要翻译： 提出了一种用于分布式片上调试触发的方法和装置。 第一总线包括多条线路和可配置为监视第一总线的多条线路的调试状态机。 一个或多个节点可配置为检测触发事件，并且响应于检测到一个或多个触发事件而使用分配给该节点的多条线路的第一子集向调试状态机提供信号。

公开(公告)号：US20140047262A1

公开(公告)日：2014-02-13

申请号：US13572249

申请日：2012-08-10

申请人： Scott P. Nixon ,  Eric M. Rentschler

发明人： Scott P. Nixon ,  Eric M. Rentschler

IPC分类号： G06F1/12

CPC分类号： G06F11/3656 ,  G06F1/10 ,  G06F1/14 ,  G06F11/3636

摘要： An integrated circuit with multiple clock domain tracing capability includes a debug module including a global time stamp counter for counting pulses of a reference clock signal to provide a global time stamp, a first granularity counter for counting pulses of a first clock signal to provide a first granularity count, a second granularity counter fir counting pulses of a second clock signal to provide a second granularity count and a trace cache buffer for selectively storing in a first partition the global time stamp, the first granularity count, and first data synchronous to the first clock signal, and for selectively storing in a second partition the global time stamp, the second granularity count, and second data synchronous to the second clock signal.

摘要翻译： 具有多个时钟域跟踪功能的集成电路包括一个调试模块，包括一个用于计数参考时钟信号的脉冲以提供全局时间戳的全局时间戳计数器，第一粒度计数器，用于对第一时钟信号的脉冲进行计数以提供第一 粒度计数，第二粒度计数器计数第二时钟信号的脉冲以提供第二粒度计数，以及跟踪高速缓冲存储器，用于选择性地在第一分区中存储全局时间戳，第一粒度计数和与第一粒度同步的第一数据 时钟信号，并且用于在第二分区中选择性地存储与第二时钟信号同步的全局时间戳，第二粒度计数和第二数据。

公开(公告)号：US07103793B2

公开(公告)日：2006-09-05

申请号：US10685940

申请日：2003-10-14

申请人： Eric M. Rentschler ,  Jeffrey G. Hargis ,  George T. Letey ,  Leith L. Johnson

发明人： Eric M. Rentschler ,  Jeffrey G. Hargis ,  George T. Letey ,  Leith L. Johnson

IPC分类号： G06F12/00 ,  G06F1/04

CPC分类号： G06F13/1689

摘要： A double data rate memory controller is provided with a plurality of data and strobe pads, means for receiving data and strobe signals via said pads at 1x double data rate memory speed, and means for receiving data and strobe signals via said pads at Mx double data rate memory speed (M2).

摘要翻译： 双数据速率存储器控制器设置有多个数据和选通焊盘，用于经由所述焊盘以1x双倍数据速率存储器速度接收数据和选通信号的装置，以及用于经由所述焊盘以Mx双倍数据接收数据和选通信号的装置 速率记忆速度（M2）。