公开(公告)号：US20090218616A1

公开(公告)日：2009-09-03

申请号：US12165427

申请日：2008-06-30

申请人： Se-Aug JANG ,  Hong-Seon Yang ,  Heung-Jae Cho ,  Min-Gyu Sung ,  Tae-Yoon Kim ,  Sook-Joo Kim

发明人： Se-Aug JANG ,  Hong-Seon Yang ,  Heung-Jae Cho ,  Min-Gyu Sung ,  Tae-Yoon Kim ,  Sook-Joo Kim

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/66666 ,  H01L27/10808 ,  H01L27/10876 ,  H01L27/10891 ,  H01L29/4966 ,  H01L29/7827

摘要： A semiconductor device including vertical channel transistor and a method for forming the transistor, which can significantly decrease the resistance of a word line is provided. A vertical channel transistor includes a substrate including pillars each of which has a lower portion corresponding to a channel region. A gate insulation layer is formed over the substrate including the pillars. A metal layer having a low resistance is used for forming a surrounding gate electrode to decrease resistance of a word line. A barrier metal layer is formed between a gate insulation layer and a surrounding gate electrode so that deterioration of characteristics of the insulation layer is prevented. A world line is formed connecting gate electrodes formed over the barrier layer to surround the lower portion of each pillar.

摘要翻译： 提供了包括垂直沟道晶体管的半导体器件和用于形成晶体管的方法，其可以显着降低字线的电阻。 垂直沟道晶体管包括：衬底，其包括各自具有对应于沟道区的下部的柱。 在包括支柱的基板上形成栅极绝缘层。 使用具有低电阻的金属层来形成周围的栅电极以降低字线的电阻。 在栅绝缘层和周围栅电极之间形成阻挡金属层，从而防止绝缘层的特性劣化。 连接形成在阻挡层上的栅电极以围绕每个支柱的下部的世界线。

公开(公告)号：US20100308403A1

公开(公告)日：2010-12-09

申请号：US12857432

申请日：2010-08-16

申请人： Se-Aug Jang ,  Hong-Seon Yang ,  Heung-Jae Cho ,  Min-Gyu Sung ,  Tae-Yoon Kim ,  Sook-Joo Kim

发明人： Se-Aug Jang ,  Hong-Seon Yang ,  Heung-Jae Cho ,  Min-Gyu Sung ,  Tae-Yoon Kim ,  Sook-Joo Kim

IPC分类号： H01L29/78

CPC分类号： H01L29/66666 ,  H01L27/10808 ,  H01L27/10876 ,  H01L27/10891 ,  H01L29/4966 ,  H01L29/7827

摘要： A semiconductor device including vertical channel transistor and a method for forming the transistor, which can significantly decrease the resistance of a word line is provided. A vertical channel transistor includes a substrate including pillars each of which has a lower portion corresponding to a channel region. A gate insulation layer is formed over the substrate including the pillars. A metal layer having a low resistance is used for forming a surrounding gate electrode to decrease resistance of a word line. A barrier metal layer is formed between a gate insulation layer and a surrounding gate electrode so that deterioration of characteristics of the insulation layer is prevented. A world line is formed connecting gate electrodes formed over the barrier layer to surround the lower portion of each pillar.

摘要翻译： 提供了包括垂直沟道晶体管的半导体器件和用于形成晶体管的方法，其可以显着降低字线的电阻。 垂直沟道晶体管包括：衬底，其包括各自具有对应于沟道区的下部的柱。 在包括支柱的基板上形成栅极绝缘层。 使用具有低电阻的金属层来形成周围的栅电极以降低字线的电阻。 在栅绝缘层和周围栅电极之间形成阻挡金属层，从而防止绝缘层的特性劣化。 连接形成在阻挡层上的栅电极以围绕每个支柱的下部的世界线。

公开(公告)号：US07776694B2

公开(公告)日：2010-08-17

申请号：US12165427

申请日：2008-06-30

申请人： Se-Aug Jang ,  Hong-Seon Yang ,  Heung-Jae Cho ,  Min-Gyu Sung ,  Tae-Yoon Kim ,  Sook-Joo Kim

发明人： Se-Aug Jang ,  Hong-Seon Yang ,  Heung-Jae Cho ,  Min-Gyu Sung ,  Tae-Yoon Kim ,  Sook-Joo Kim

IPC分类号： H01L21/336 ,  H01L21/3205

CPC分类号： H01L29/66666 ,  H01L27/10808 ,  H01L27/10876 ,  H01L27/10891 ,  H01L29/4966 ,  H01L29/7827

摘要： A semiconductor device including vertical channel transistor and a method for forming the transistor, which can significantly decrease the resistance of a word line is provided. A vertical channel transistor includes a substrate including pillars each of which has a lower portion corresponding to a channel region. A gate insulation layer is formed over the substrate including the pillars. A metal layer having a low resistance is used for forming a surrounding gate electrode to decrease resistance of a word line. A barrier metal layer is formed between a gate insulation layer and a surrounding gate electrode so that deterioration of characteristics of the insulation layer is prevented. A world line is formed connecting gate electrodes formed over the barrier layer to surround the lower portion of each pillar.

摘要翻译： 提供了包括垂直沟道晶体管的半导体器件和用于形成晶体管的方法，其可以显着降低字线的电阻。 垂直沟道晶体管包括：衬底，其包括各自具有对应于沟道区的下部的柱。 在包括支柱的基板上形成栅极绝缘层。 使用具有低电阻的金属层来形成周围的栅电极以降低字线的电阻。 在栅绝缘层和周围栅电极之间形成阻挡金属层，从而防止绝缘层的特性劣化。 连接形成在阻挡层上的栅电极以围绕每个支柱的下部的世界线。

公开(公告)号：US08592899B2

公开(公告)日：2013-11-26

申请号：US12857432

申请日：2010-08-16

申请人： Se-Aug Jang ,  Hong-Seon Yang ,  Heung-Jae Cho ,  Min-Gyu Sung ,  Tae-Yoon Kim ,  Sook-Joo Kim

发明人： Se-Aug Jang ,  Hong-Seon Yang ,  Heung-Jae Cho ,  Min-Gyu Sung ,  Tae-Yoon Kim ,  Sook-Joo Kim

IPC分类号： H01L29/66

CPC分类号： H01L29/66666 ,  H01L27/10808 ,  H01L27/10876 ,  H01L27/10891 ,  H01L29/4966 ,  H01L29/7827

摘要： A semiconductor device including vertical channel transistor and a method for forming the transistor, which can significantly decrease the resistance of a word line is provided. A vertical channel transistor includes a substrate including pillars each of which has a lower portion corresponding to a channel region. A gate insulation layer is formed over the substrate including the pillars. A metal layer having a low resistance is used for forming a surrounding gate electrode to decrease resistance of a word line. A barrier metal layer is formed between a gate insulation layer and a surrounding gate electrode so that deterioration of characteristics of the insulation layer is prevented. A world line is formed connecting gate electrodes formed over the barrier layer to surround the lower portion of each pillar.

摘要翻译： 提供了包括垂直沟道晶体管的半导体器件和用于形成晶体管的方法，其可以显着降低字线的电阻。 垂直沟道晶体管包括：衬底，其包括各自具有对应于沟道区的下部的柱。 在包括支柱的基板上形成栅极绝缘层。 使用具有低电阻的金属层来形成周围的栅电极以降低字线的电阻。 在栅绝缘层和周围栅电极之间形成阻挡金属层，从而防止绝缘层的特性劣化。 连接形成在阻挡层上的栅电极以围绕每个支柱的下部的世界线。

公开(公告)号：US20080079093A1

公开(公告)日：2008-04-03

申请号：US11819888

申请日：2007-06-29

申请人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Dong-Sun Sheen ,  Se-Aug Jang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Min-Gyu Sung ,  Tae-Yoon Kim

发明人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Dong-Sun Sheen ,  Se-Aug Jang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Min-Gyu Sung ,  Tae-Yoon Kim

IPC分类号： H01L29/812 ,  H01L21/4763

CPC分类号： H01L29/66621 ,  H01L29/66553 ,  H01L29/78

摘要： A method for fabricating a transistor including a bulb-type recess channel includes forming a bulb-type recess pattern in a substrate, forming a gate insulating layer over the substrate and the bulb-type recess pattern, forming a first gate conductive layer over the gate insulating layer, forming a void movement blocking layer over the first gate conductive layer in the bulb-type recess pattern, and forming a second gate conductive layer over the void movement blocking layer and the first gate conductive layer.

摘要翻译： 一种制造包括灯泡型凹槽的晶体管的方法，包括在衬底中形成灯泡型凹槽图案，在衬底上形成栅极绝缘层和灯泡型凹槽图案，在栅极上形成第一栅极导电层 绝缘层，在所述灯泡型凹槽图案中的所述第一栅极导电层的上方形成空隙移动阻挡层，以及在所述空隙运动阻挡层和所述第一栅极导电层上方形成第二栅极导电层。

公开(公告)号：US08048742B2

公开(公告)日：2011-11-01

申请号：US11819888

申请日：2007-06-29

申请人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Dong-Sun Sheen ,  Se-Aug Jang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Min-Gyu Sung ,  Tae-Yoon Kim

发明人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Dong-Sun Sheen ,  Se-Aug Jang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Min-Gyu Sung ,  Tae-Yoon Kim

IPC分类号： H01L21/8234

CPC分类号： H01L29/66621 ,  H01L29/66553 ,  H01L29/78

摘要： A method for fabricating a transistor including a bulb-type recess channel includes forming a bulb-type recess pattern in a substrate, forming a gate insulating layer over the substrate and the bulb-type recess pattern, forming a first gate conductive layer over the gate insulating layer, forming a void movement blocking layer over the first gate conductive layer in the bulb-type recess pattern, and forming a second gate conductive layer over the void movement blocking layer and the first gate conductive layer.

摘要翻译： 一种制造包括灯泡型凹槽的晶体管的方法，包括在衬底中形成灯泡型凹槽图案，在衬底上形成栅极绝缘层和灯泡型凹槽图案，在栅极上形成第一栅极导电层 绝缘层，在所述灯泡型凹槽图案中的所述第一栅极导电层的上方形成空隙移动阻挡层，以及在所述空隙运动阻挡层和所述第一栅极导电层上方形成第二栅极导电层。

公开(公告)号：US20120012928A1

公开(公告)日：2012-01-19

申请号：US13244199

申请日：2011-09-23

申请人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Dong-Sun Sheen ,  Se-Aug Jang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Min-Gyu Sung ,  Tae-Yoon Kim

发明人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Dong-Sun Sheen ,  Se-Aug Jang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Min-Gyu Sung ,  Tae-Yoon Kim

IPC分类号： H01L29/78

CPC分类号： H01L29/66621 ,  H01L29/66553 ,  H01L29/78

摘要： A method for fabricating a transistor including a bulb-type recess channel includes forming a bulb-type recess pattern in a substrate, forming a gate insulating layer over the substrate and the bulb-type recess pattern, forming a first gate conductive layer over the gate insulating layer, forming a void movement blocking layer over the first gate conductive layer in the bulb-type recess pattern, and forming a second gate conductive layer over the void movement blocking layer and the first gate conductive layer.

摘要翻译： 一种制造包括灯泡型凹槽的晶体管的方法，包括在衬底中形成灯泡型凹槽图案，在衬底上形成栅极绝缘层和灯泡型凹槽图案，在栅极上形成第一栅极导电层 绝缘层，在所述灯泡型凹槽图案中的所述第一栅极导电层的上方形成空隙移动阻挡层，以及在所述空隙运动阻挡层和所述第一栅极导电层上方形成第二栅极导电层。

公开(公告)号：US07838364B2

公开(公告)日：2010-11-23

申请号：US11862453

申请日：2007-09-27

申请人： Yong-Soo Kim ,  Hong-Seon Yang ,  Se-Aug Jang ,  Seung-Ho Pyi ,  Kwon Hong ,  Heung-Jae Cho ,  Kwan-Yong Lim ,  Min-Gyu Sung ,  Seung-Ryong Lee ,  Tae-Yoon Kim

发明人： Yong-Soo Kim ,  Hong-Seon Yang ,  Se-Aug Jang ,  Seung-Ho Pyi ,  Kwon Hong ,  Heung-Jae Cho ,  Kwan-Yong Lim ,  Min-Gyu Sung ,  Seung-Ryong Lee ,  Tae-Yoon Kim

IPC分类号： H01L21/336

CPC分类号： H01L29/66553 ,  H01L27/10876 ,  H01L29/518 ,  H01L29/66621

摘要： A method for fabricating a semiconductor device includes providing a substrate having a bulb-type recessed region, forming a gate insulating layer over the bulb-type recessed region and the substrate, and forming a gate conductive layer over the gate insulating layer. The gate conductive layer fills the bulb-type recessed region. The gate conductive layer includes two or more conductive layers and a discontinuous interface between the conductive layers.

摘要翻译： 一种制造半导体器件的方法，包括提供具有灯泡型凹陷区域的衬底，在灯泡型凹陷区域上形成栅极绝缘层和衬底，并在栅极绝缘层上形成栅极导电层。 栅极导电层填充灯泡型凹陷区域。 栅极导电层包括两个或多个导电层和导电层之间的不连续界面。

公开(公告)号：US08330215B2

公开(公告)日：2012-12-11

申请号：US13244199

申请日：2011-09-23

申请人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Dong-Sun Sheen ,  Se-Aug Jang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Min-Gyu Sung ,  Tae-Yoon Kim

发明人： Kwan-Yong Lim ,  Hong-Seon Yang ,  Dong-Sun Sheen ,  Se-Aug Jang ,  Heung-Jae Cho ,  Yong-Soo Kim ,  Min-Gyu Sung ,  Tae-Yoon Kim

IPC分类号： H01L29/66

CPC分类号： H01L29/66621 ,  H01L29/66553 ,  H01L29/78

摘要： A method for fabricating a transistor including a bulb-type recess channel includes forming a bulb-type recess pattern in a substrate, forming a gate insulating layer over the substrate and the bulb-type recess pattern, forming a first gate conductive layer over the gate insulating layer, forming a void movement blocking layer over the first gate conductive layer in the bulb-type recess pattern, and forming a second gate conductive layer over the void movement blocking layer and the first gate conductive layer.

摘要翻译： 一种制造包括灯泡型凹槽的晶体管的方法，包括在衬底中形成灯泡型凹槽图案，在衬底上形成栅极绝缘层和灯泡型凹槽图案，在栅极上形成第一栅极导电层 绝缘层，在所述灯泡型凹槽图案中的所述第一栅极导电层的上方形成空隙移动阻挡层，以及在所述空隙运动阻挡层和所述第一栅极导电层上方形成第二栅极导电层。

公开(公告)号：US20080079048A1

公开(公告)日：2008-04-03

申请号：US11862453

申请日：2007-09-27

申请人： Yong-Soo Kim ,  Hong-Seon Yang ,  Se-Aug Jang ,  Seung-Ho Pyi ,  Kwon Hong ,  Heung-Jae Cho ,  Kwan-Yong Lim ,  Min-Gyu Sung ,  Seung-Ryong Lee ,  Tae-Yoon Kim

发明人： Yong-Soo Kim ,  Hong-Seon Yang ,  Se-Aug Jang ,  Seung-Ho Pyi ,  Kwon Hong ,  Heung-Jae Cho ,  Kwan-Yong Lim ,  Min-Gyu Sung ,  Seung-Ryong Lee ,  Tae-Yoon Kim

IPC分类号： H01L27/108 ,  H01L21/3205

CPC分类号： H01L29/66553 ,  H01L27/10876 ,  H01L29/518 ,  H01L29/66621

摘要： A method for fabricating a semiconductor device includes providing a substrate having a bulb-type recessed region, forming a gate insulating layer over the bulb-type recessed region and the substrate, and forming a gate conductive layer over the gate insulating layer. The gate conductive layer fills the bulb-type recessed region. The gate conductive layer includes two or more conductive layers and a discontinuous interface between the conductive layers.

摘要翻译： 一种制造半导体器件的方法，包括提供具有灯泡型凹陷区域的衬底，在灯泡型凹陷区域上形成栅极绝缘层和衬底，并在栅极绝缘层上形成栅极导电层。 栅极导电层填充灯泡型凹陷区域。 栅极导电层包括两个或多个导电层和导电层之间的不连续界面。