公开(公告)号：US20130270613A1

公开(公告)日：2013-10-17

申请号：US13447311

申请日：2012-04-16

申请人： Shyan-Liang Chou ,  Tsung-Min Kuo ,  Po-Wen Su ,  Chun-Mao Chiou ,  Feng-Mou Chen

发明人： Shyan-Liang Chou ,  Tsung-Min Kuo ,  Po-Wen Su ,  Chun-Mao Chiou ,  Feng-Mou Chen

IPC分类号： H01L29/772 ,  H01L21/336

CPC分类号： H01L29/4983 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/7843

摘要： A method of trimming spacers includes etching a silicon oxide spacer when forming an outmost spacer, so that a silicon carbon nitride spacer contacting the gate electrode exposes an area. The exposure area of the silicon carbon nitride spacer can then be partly removed by phosphate acid. At the end of the semiconductor process, at least part of the top surface of the silicon carbon nitride spacer will be lower than the top surface of a gate electrode.

摘要翻译： 修整间隔物的方法包括在形成最外层间隔物时蚀刻氧化硅间隔物，使得接触栅电极的硅氮化物间隔物露出一个区域。 然后可以通过磷酸将部分地除去硅氮化硅间隔物的暴露面积。 在半导体工艺结束时，硅碳氮化物间隔物的顶表面的至少一部分将低于栅电极的顶表面。

公开(公告)号：US08975673B2

公开(公告)日：2015-03-10

申请号：US13447311

申请日：2012-04-16

申请人： Shyan-Liang Chou ,  Tsung-Min Kuo ,  Po-Wen Su ,  Chun-Mao Chiou ,  Feng-Mou Chen

发明人： Shyan-Liang Chou ,  Tsung-Min Kuo ,  Po-Wen Su ,  Chun-Mao Chiou ,  Feng-Mou Chen

IPC分类号： H01L29/76 ,  H01L29/49 ,  H01L29/66 ,  H01L29/78

CPC分类号： H01L29/4983 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/7843

摘要： A method of trimming spacers includes etching a silicon oxide spacer when forming an outmost spacer, so that a silicon carbon nitride spacer contacting the gate electrode exposes an area. The exposure area of the silicon carbon nitride spacer can then be partly removed by phosphate acid. At the end of the semiconductor process, at least part of the top surface of the silicon carbon nitride spacer will be lower than the top surface of a gate electrode.

摘要翻译： 修整间隔物的方法包括在形成最外层间隔物时蚀刻氧化硅间隔物，使得接触栅电极的硅氮化物间隔物露出一个区域。 然后可以通过磷酸将部分地除去硅氮化硅间隔物的暴露面积。 在半导体工艺结束时，硅碳氮化物间隔物的顶表面的至少一部分将低于栅电极的顶表面。

公开(公告)号：US20130183801A1

公开(公告)日：2013-07-18

申请号：US13352347

申请日：2012-01-18

申请人： Tsung-Min Kuo ,  Feng-Mou Chen ,  Wei-Che Chen ,  Chun-Chieh Fang

发明人： Tsung-Min Kuo ,  Feng-Mou Chen ,  Wei-Che Chen ,  Chun-Chieh Fang

IPC分类号： H01L21/8234

CPC分类号： H01L21/823807 ,  H01L21/823814

摘要： A method for manufacturing semiconductor devices includes providing a substrate having a first region and a second region defined thereon, and a shallow trench isolation (STI) formed in between the first region and the second region, the first region comprising a first gate structure and the second region comprising a second gate structure respectively formed therein; forming a patterned protecting layer covering at least the entire STI and the second region on the substrate; forming recesses not exposing the STI in the substrate respectively at two sides of the first gate structure; and forming an epitaxial layer in the recesses respectively, the epitaxial layer filling up the recesses.

摘要翻译： 一种制造半导体器件的方法包括提供具有第一区域和限定在其上的第二区域的衬底和形成在第一区域和第二区域之间的浅沟槽隔离（STI），第一区域包括第一栅极结构和 第二区域，包括分别形成在其中的第二栅极结构; 形成至少覆盖所述基板上的整个STI和所述第二区域的图案化保护层; 在所述第一栅极结构的两侧分别形成不暴露所述衬底中的STI的凹部; 并且在凹槽中分别形成外延层，外延层填充凹部。