利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

6 条记录 (耗时 0.024 秒)

    Servicing engine cache requests
    3.
    发明申请
    Servicing engine cache requests 审中-公开
    服务引擎缓存请求

    公开(公告)号：US20050108479A1

    公开(公告)日：2005-05-19

    申请号：US10704286

    申请日：2003-11-06

    申请人： Sridhar Lakshmanamurthy ,  Wilson Liao ,  Prashant Chandra ,  Jeen-Yuan Miin ,  Yim Pun

    发明人： Sridhar Lakshmanamurthy ,  Wilson Liao ,  Prashant Chandra ,  Jeen-Yuan Miin ,  Yim Pun

    IPC分类号： G06F12/08 ,  G06F13/28

    CPC分类号： G06F12/0811

    摘要： In general, in one aspect, the disclosure describes a processor that includes a memory to store at least a portion of instructions of at least one program and multiple packet engines that include an engine instruction cache to store a subset of the at least one program. The processor also includes circuitry coupled to the packet engines and the memory to receive requests from the multiple engines for subsets of the at least one portion of the at least one set of instructions.

    摘要翻译： 通常，在一个方面，本发明描述了一种处理器，其包括存储器，用于存储至少一个程序和多个分组引擎的指令的至少一部分，所述指令包括引擎指令高速缓存以存储所述至少一个程序的子集。 处理器还包括耦合到分组引擎和存储器的电路，用于接收来自多个引擎的针对至少一组指令的至少一部分的子集的请求。

    Thread-based engine cache partitioning
    5.
    发明申请
    Thread-based engine cache partitioning 有权
    基于线程的引擎缓存分区

    公开(公告)号：US20050102486A1

    公开(公告)日：2005-05-12

    申请号：US10704431

    申请日：2003-11-06

    申请人： Sridhar Lakshmanamurthy ,  Wilson Liao ,  Prashant Chandra ,  Jeen-Yuan Miin ,  Yim Pun

    发明人： Sridhar Lakshmanamurthy ,  Wilson Liao ,  Prashant Chandra ,  Jeen-Yuan Miin ,  Yim Pun

    IPC分类号： G06F12/08 ,  G06F15/00 ,  H04L29/06

    CPC分类号： G06F12/0811 ,  G06F12/0842 ,  H04L69/12

    摘要： In general, in one aspect, the disclosure describes a processor that includes an instruction store to store instructions of at least a portion of at least one program and multiple engines coupled to the shared instruction store. The engines provide multiple execution threads and include an instruction cache to cache a subset of the at least the portion of the at least one program from the instruction store, with different respective portions of the engine's instruction cache being allocated to different respective ones of the engine threads.

    摘要翻译： 一般来说，一方面，本发明描述了一种处理器，其包括指令存储器，用于存储至少一个程序的至少一部分和耦合到共享指令存储器的多个引擎的指令。 引擎提供多个执行线程并且包括指令高速缓存以从指令存储器缓存至少一个程序的至少一部分的子集，其中引擎指令高速缓存的不同相应部分分配给引擎的不同相应引擎 线程。

    Scalable packet buffer descriptor management in ATM to ethernet bridge gateway
    6.
    发明申请
    Scalable packet buffer descriptor management in ATM to ethernet bridge gateway 审中-公开
    ATM中的可扩展包缓冲区描述符管理到以太网桥网关

    公开(公告)号：US20050068956A1

    公开(公告)日：2005-03-31

    申请号：US10671068

    申请日：2003-09-25

    申请人： Wilson Liao ,  Anguo Huang ,  Warren Lee

    发明人： Wilson Liao ,  Anguo Huang ,  Warren Lee

    IPC分类号： H04L12/28 ,  H04L12/413 ,  H04L12/56

    CPC分类号： H04L12/5601 ,  H04L12/4625 ,  H04L49/90 ,  H04L49/901 ,  H04L2012/5618 ,  H04L2012/5645 ,  H04L2012/5652 ,  H04L2012/5665 ,  H04L2012/5681

    摘要： Systems and methods for scalable packet buffer descriptor management in ATM-Ethernet bridge gateways are disclosed. An ATM-Ethernet processor interfacing between an ATM processor and an Ethernet network processor generally includes a packet buffer pointer ring containing ATM processor packet buffer pointers for managing traffic from the Ethernet network processor to the ATM processor, and a packet descriptor ring and a data buffer for managing traffic from the ATM processor to the Ethernet network processor. The packet descriptor ring contains packet descriptors each including an ATM-Ethernet packet buffer memory address in the data buffer. The ATM processor may be in communication with a SONET framer while the Ethernet network processor may be in communication with an Ethernet MAC.

    摘要翻译： 公开了用于ATM以太网桥网关中的可扩展分组缓冲描述符管理的系统和方法。 接口在ATM处理器和以太网网络处理器之间的ATM-Ethernet处理器通常包括包含ATM处理器分组缓冲器指针的分组缓冲器指针环，用于管理从以太网网络处理器到ATM处理器的流量，以及分组描述符环和数据缓冲器 用于管理从ATM处理器到以太网网络处理器的流量。 分组描述符环包含分组描述符，每个分组描述符包括数据缓冲器中的ATM-Ethernet分组缓冲存储器地址。 ATM处理器可以与SONET成帧器通信，而以太网网络处理器可以与以太网MAC通信。