公开(公告)号：US07616200B1

公开(公告)日：2009-11-10

申请号：US09329557

申请日：1999-06-10

申请人： Steven J. Heinrich ,  Mark A. Mosley ,  Clifford A. Whitmore ,  James L. Deming ,  Stewart G. Carlton ,  Matt E. Buckelew ,  Dale L. Kirkland ,  Timothy S. Johnson

发明人： Steven J. Heinrich ,  Mark A. Mosley ,  Clifford A. Whitmore ,  James L. Deming ,  Stewart G. Carlton ,  Matt E. Buckelew ,  Dale L. Kirkland ,  Timothy S. Johnson

IPC分类号： G06T15/00

CPC分类号： G06T11/001

摘要： An apparatus and method of displaying a first image on a display device with a plurality of pixels assigns one of a plurality of sample patterns to each pixel on the display device. Each pixel is assigned the one of a plurality of patterns based upon its unique location on the display device. Each sample pattern has at least one sample location. It then is determined if the first image intersects any of the sample locations on each pixel. Pixels determined to have at least one sample location that intersect the first image thus are illuminated.

摘要翻译： 在具有多个像素的显示装置上显示第一图像的装置和方法将多个样本图案中的一个分配给显示装置上的每个像素。 基于其在显示设备上的唯一位置，为每个像素分配多个图案中的一个。 每个样品图案至少有一个样品位置。 然后确定第一图像是否与每个像素上的任何样本位置相交。 确定具有与第一图像相交的至少一个采样位置的像素被照亮。

公开(公告)号：US06667744B2

公开(公告)日：2003-12-23

申请号：US09934444

申请日：2001-08-21

申请人： Matt E. Buckelew ,  Stewart G. Carlton ,  James L. Deming ,  Michael S. Farmer ,  Steven J. Heinrich ,  Mark A. Mosley ,  Clifford A. Whitmore

发明人： Matt E. Buckelew ,  Stewart G. Carlton ,  James L. Deming ,  Michael S. Farmer ,  Steven J. Heinrich ,  Mark A. Mosley ,  Clifford A. Whitmore

IPC分类号： G06F1516

CPC分类号： G09G5/39 ,  G09G5/363 ,  G09G5/393 ,  G09G2360/12 ,  G09G2360/121 ,  G09G2360/122 ,  G11C7/1015 ,  G11C7/1018 ,  G11C8/00

摘要： A device for storing pixel information for displaying a graphics image on a display includes a frame buffer and a processor. The information includes an intensity value and a value associated with each of a plurality of additional planes for each pixel. The frame buffer memory has a series of consecutive addresses for storing information to be output to the display. The frame buffer may be subdivided into a plurality of blocks, where each block corresponds to a region of the display having a plurality of contiguous pixels. The processor places the pixel information within the frame buffer memory so that in a given block there are placed at a first collection of consecutive addresses the intensity values for each of the pixels in the block.

公开(公告)号：US06278645B1

公开(公告)日：2001-08-21

申请号：US09129293

申请日：1998-08-05

申请人： Matt E. Buckelew ,  Stewart G. Carlton ,  James L. Deming ,  Michael S. Farmer ,  Steven J. Heinrich ,  Mark A. Mosley ,  Clifford A. Whitmore

发明人： Matt E. Buckelew ,  Stewart G. Carlton ,  James L. Deming ,  Michael S. Farmer ,  Steven J. Heinrich ,  Mark A. Mosley ,  Clifford A. Whitmore

IPC分类号： G09G116

CPC分类号： G09G5/39 ,  G09G5/363 ,  G09G5/393 ,  G09G2360/12 ,  G09G2360/121 ,  G09G2360/122 ,  G11C7/1015 ,  G11C7/1018 ,  G11C8/00

摘要： A device for storing pixel information for displaying a graphics image on a display includes a frame buffer and a processor. The information includes an intensity value and a value associated with each of a plurality of additional planes for each pixel. The frame buffer memory has a series of consecutive addresses for storing information to be output to the display. The frame buffer may be subdivided into a plurality of blocks, where each block corresponds to a region of the display having a plurality of contiguous pixels. The processor places the pixel information within the frame buffer memory so that in a given block there are placed at a first collection of consecutive addresses the intensity values for each of the pixels in the block.

摘要翻译： 用于存储用于在显示器上显示图形图像的像素信息的设备包括帧缓冲器和处理器。 该信息包括强度值和与每个像素的多个附加平面中的每一个相关联的值。 帧缓冲存储器具有一系列用于存储要输出到显示器的信息的连续地址。 帧缓冲器可以被细分为多个块，其中每个块对应于具有多个连续像素的显示区域。 处理器将像素信息放置在帧缓冲存储器内，使得在给定块中，将连续地址的第一集合放置在块中的每个像素的强度值。

公开(公告)号：US5864512A

公开(公告)日：1999-01-26

申请号：US832708

申请日：1997-04-11

申请人： Matt E. Buckelew ,  Stewart G. Carlton ,  James L. Deming ,  Michael S. Farmer ,  Steven J. Heinrich ,  Mark A. Mosley ,  Clifford A. Whitmore

发明人： Matt E. Buckelew ,  Stewart G. Carlton ,  James L. Deming ,  Michael S. Farmer ,  Steven J. Heinrich ,  Mark A. Mosley ,  Clifford A. Whitmore

IPC分类号： G09G5/02 ,  G09G5/36 ,  G09G5/39 ,  G09G5/393 ,  G09G5/395 ,  G09G5/399 ,  G11C7/10 ,  G11C8/00 ,  G11C13/00

CPC分类号： G09G5/363 ,  G09G5/39 ,  G09G5/393 ,  G09G5/395 ,  G11C7/1015 ,  G11C7/1018 ,  G11C8/00 ,  G11C8/04 ,  G09G2360/12 ,  G09G2360/121 ,  G09G2360/123 ,  G09G2360/128 ,  G09G5/022 ,  G09G5/399

摘要： This invention relates to providing high-speed video graphics through use of single ported memory chips on the video card.

摘要翻译： 本发明涉及通过在视频卡上使用单端口存储芯片来提供高速视频图形。

公开(公告)号：US08595425B2

公开(公告)日：2013-11-26

申请号：US12567445

申请日：2009-09-25

申请人： Alexander L. Minkin ,  Steven James Heinrich ,  RaJeshwaran Selvanesan ,  Brett W. Coon ,  Charles McCarver ,  Anjana Rajendran ,  Stewart G. Carlton

发明人： Alexander L. Minkin ,  Steven James Heinrich ,  RaJeshwaran Selvanesan ,  Brett W. Coon ,  Charles McCarver ,  Anjana Rajendran ,  Stewart G. Carlton

IPC分类号： G06F12/00

CPC分类号： G06F12/084 ,  G06F2212/2515 ,  G06F2212/301 ,  G06F2212/6012

摘要： One embodiment of the present invention sets forth a technique for providing a L1 cache that is a central storage resource. The L1 cache services multiple clients with diverse latency and bandwidth requirements. The L1 cache may be reconfigured to create multiple storage spaces enabling the L1 cache may replace dedicated buffers, caches, and FIFOs in previous architectures. A “direct mapped” storage region that is configured within the L1 cache may replace dedicated buffers, FIFOs, and interface paths, allowing clients of the L1 cache to exchange attribute and primitive data. The direct mapped storage region may used as a global register file. A “local and global cache” storage region configured within the L1 cache may be used to support load/store memory requests to multiple spaces. These spaces include global, local, and call-return stack (CRS) memory.

摘要翻译： 本发明的一个实施例提出了一种用于提供作为中央存储资源的L1高速缓存的技术。 L1缓存为多个客户端提供不同的延迟和带宽要求。 可以重新配置L1高速缓存以创建多个存储空间，使得L1高速缓存可以替代先前架构中的专用缓冲器，高速缓存和FIFO。 配置在L1高速缓存内的“直接映射”存储区可以替代专用缓冲器，FIFO和接口路径，允许L1高速缓存的客户端交换属性和原始数据。 直接映射存储区域可以用作全局寄存器文件。 配置在L1高速缓存内的“本地和全局高速缓存”存储区域可用于支持对多个空间的加载/存储存储器请求。 这些空格包括全局，本地和回调栈（CRS）内存。

公开(公告)号：US20110078367A1

公开(公告)日：2011-03-31

申请号：US12567445

申请日：2009-09-25

申请人： Alexander L. Minkin ,  Steven James Heinrich ,  RaJeshwaren Selvanesan ,  Brett W. Coon ,  Charles McCarver ,  Anjana Rajendran ,  Stewart G. Carlton

发明人： Alexander L. Minkin ,  Steven James Heinrich ,  RaJeshwaren Selvanesan ,  Brett W. Coon ,  Charles McCarver ,  Anjana Rajendran ,  Stewart G. Carlton

IPC分类号： G06F12/02 ,  G06F12/00 ,  G06F12/08

CPC分类号： G06F12/084 ,  G06F2212/2515 ,  G06F2212/301 ,  G06F2212/6012

摘要： One embodiment of the present invention sets forth a technique for providing a L1 cache that is a central storage resource. The L1 cache services multiple clients with diverse latency and bandwidth requirements. The L1 cache may be reconfigured to create multiple storage spaces enabling the L1 cache may replace dedicated buffers, caches, and FIFOs in previous architectures. A “direct mapped” storage region that is configured within the L1 cache may replace dedicated buffers, FIFOs, and interface paths, allowing clients of the L1 cache to exchange attribute and primitive data. The direct mapped storage region may used as a global register file. A “local and global cache” storage region configured within the L1 cache may be used to support load/store memory requests to multiple spaces. These spaces include global, local, and call-return stack (CRS) memory.

摘要翻译： 本发明的一个实施例提出了一种用于提供作为中央存储资源的L1高速缓存的技术。 L1缓存为多个客户端提供不同的延迟和带宽要求。 可以重新配置L1高速缓存以创建多个存储空间，使得L1高速缓存可以替代先前架构中的专用缓冲器，高速缓存和FIFO。 配置在L1高速缓存内的“直接映射”存储区可以替代专用缓冲器，FIFO和接口路径，允许L1高速缓存的客户端交换属性和原始数据。 直接映射存储区域可以用作全局寄存器文件。 配置在L1高速缓存内的“本地和全局高速缓存”存储区域可用于支持对多个空间的加载/存储存储器请求。 这些空格包括全局，本地和回调栈（CRS）内存。