公开(公告)号：US20110037103A1

公开(公告)日：2011-02-17

申请号：US12852259

申请日：2010-08-06

申请人： Tadashi YAMAGUCHI ,  Keiichiro KASHIHARA ,  Toshiaki TSUTSUMI ,  Tomonori OKUDAIRA ,  Kotaro KIHARA

发明人： Tadashi YAMAGUCHI ,  Keiichiro KASHIHARA ,  Toshiaki TSUTSUMI ,  Tomonori OKUDAIRA ,  Kotaro KIHARA

IPC分类号： H01L27/105 ,  H01L21/8239 ,  H01L29/04

CPC分类号： H01L27/105 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823835 ,  H01L27/092 ,  H01L27/1052 ,  H01L27/11 ,  H01L27/1116 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7843 ,  H01L29/7848

摘要： To improve performance of a semiconductor device. Over a semiconductor substrate, a plurality of p-channel type MISFETs for logic, a plurality of n-channel type MISFETs for logic, a plurality of p-channel type MISFETs for memory, and a plurality of n-channel type MISFETs for memory are mixedly mounted. At least a part of the p-channel type MISFETs for logic have each a source/drain region constituted by silicon-germanium, and all the n-channel type MISFETs for logic have each a source/drain region constituted by silicon. All the p-channel type MISFETs for memory have each a source/drain region constituted by silicon, and all the n-channel type MISFETs for memory have each a source/drain region constituted by silicon.

摘要翻译： 提高半导体器件的性能。 在半导体衬底上，用于逻辑的多个p沟道型MISFET，用于逻辑的多个n沟道型MISFET，用于存储器的多个p沟道型MISFET和用于存储器的多个n沟道型MISFET， 混合安装。 用于逻辑的p沟道型MISFET的至少一部分具有由硅 - 锗构成的源极/漏极区域，并且用于逻辑的所有n沟道型MISFET具有由硅构成的源极/漏极区域。 用于存储器的所有p沟道型MISFET具有由硅构成的源极/漏极区域，并且用于存储器的所有n沟道型MISFET具有由硅构成的源极/漏极区域。