公开(公告)号：US20120278538A1

公开(公告)日：2012-11-01

申请号：US13421618

申请日：2012-03-15

申请人： Takahiro Nango ,  Hiroyuki Moro ,  Motohiro Matsuyama ,  Kiyotaka Iwasaki

发明人： Takahiro Nango ,  Hiroyuki Moro ,  Motohiro Matsuyama ,  Kiyotaka Iwasaki

IPC分类号： G06F12/00

CPC分类号： G06F12/0246 ,  G06F2212/7202

摘要： According to one embodiment, a data storage apparatus includes a memory module and a controller. The memory module has a plurality of flash memory chips. Data is written to or read from each flash memory chip having a specific page size as access unit. The controller is configured to supply memory control signals, which are independent of the common signal containing the data and addresses, to the flash memory chips, respectively, in order to write data larger than the specific data size to the memory module. In the memory module, the respective flash memory chips store the data, each at the same address, in response to the memory control signals.

摘要翻译： 根据一个实施例，数据存储装置包括存储器模块和控制器。 存储器模块具有多个闪存芯片。 将数据写入或读取具有特定页面大小的每个闪存芯片作为存取单元。 控制器被配置为分别向闪速存储器芯片提供独立于包含数据和地址的公共信号的存储器控​​制信号，以将大于特定数据大小的数据写入存储器模块。 在存储器模块中，相应的闪存芯片响应于存储器控制信号将数据存储在相同的地址处。

公开(公告)号：US08359425B2

公开(公告)日：2013-01-22

申请号：US13086240

申请日：2011-04-13

申请人： Kiyotaka Iwasaki ,  Hirotaka Suzuki ,  Tohru Fukuda ,  Motohiro Matsuyama ,  Yoshimasa Aoyama

发明人： Kiyotaka Iwasaki ,  Hirotaka Suzuki ,  Tohru Fukuda ,  Motohiro Matsuyama ,  Yoshimasa Aoyama

IPC分类号： G06F13/00

CPC分类号： G06F3/0632 ,  G06F3/0611 ,  G06F3/0634 ,  G06F3/0679

摘要： According to one embodiment, a memory control device includes a controller, a command queue module, a plurality of stage processors, and a skip module. The controller controls a data access command to a nonvolatile memory from a host. The command queue module queues a transfer request command corresponding to the data access command. The stage processors each perform stage processing related to the transfer request command queued by the command queue module. The skip module skips the stage processing by the stage processors in response to a shutdown command from the controller.

摘要翻译： 根据一个实施例，存储器控制装置包括控制器，命令队列模块，多个级处理器和跳过模块。 控制器控制来自主机的非易失性存储器的数据访问命令。 命令队列模块对与数据访问命令对应的传输请求命令进行排队。 舞台处理器各自执行与由命令队列模块排队的传送请求命令相关的舞台处理。 响应于来自控制器的关机命令，跳过模块跳过级处理器的级处理。

公开(公告)号：US20120011303A1

公开(公告)日：2012-01-12

申请号：US13086240

申请日：2011-04-13

申请人： Kiyotaka Iwasaki ,  Hirotaka Suzuki ,  Tohru Fukuda ,  Motohiro Matsuyama ,  Yoshimasa Aoyama

发明人： Kiyotaka Iwasaki ,  Hirotaka Suzuki ,  Tohru Fukuda ,  Motohiro Matsuyama ,  Yoshimasa Aoyama

IPC分类号： G06F12/00

CPC分类号： G06F3/0632 ,  G06F3/0611 ,  G06F3/0634 ,  G06F3/0679

摘要： According to one embodiment, a memory control device includes a controller, a command queue module, a plurality of stage processors, and a skip module. The controller controls a data access command to a nonvolatile memory from a host. The command queue module queues a transfer request command corresponding to the data access command. The stage processors each perform stage processing related to the transfer request command queued by the command queue module. The skip module skips the stage processing by the stage processors in response to a shutdown command from the controller.

摘要翻译： 根据一个实施例，存储器控制装置包括控制器，命令队列模块，多个级处理器和跳过模块。 控制器控制来自主机的非易失性存储器的数据访问命令。 命令队列模块对与数据访问命令对应的传输请求命令进行排队。 舞台处理器各自执行与由命令队列模块排队的传送请求命令相关的舞台处理。 响应于来自控制器的关机命令，跳过模块跳过级处理器的级处理。

公开(公告)号：US20120017116A1

公开(公告)日：2012-01-19

申请号：US13082048

申请日：2011-04-07

申请人： Motohiro Matsuyama ,  Hirotaka Suzuki ,  Kiyotaka Iwasaki ,  Tohru Fukuda

发明人： Motohiro Matsuyama ,  Hirotaka Suzuki ,  Kiyotaka Iwasaki ,  Tohru Fukuda

IPC分类号： G06F11/14 ,  G06F11/07

CPC分类号： G06F11/2017 ,  G06F11/073 ,  G06F11/0751 ,  G06F11/1068

摘要： According to one embodiment, a memory control device includes a first controller, a second controller, an access module, and a response sort module. The first controller controls processing of a data access command to a nonvolatile memory from a host. The second controller controls processing assigned to the second controller between the first controller and the second controller. The access module performs data access to the nonvolatile memory in response to a command from the first controller or the second controller. When an error occurs in the data access by the access module, the response sort module returns a response to the second controller instead of the first controller.

摘要翻译： 根据一个实施例，存储器控制装置包括第一控制器，第二控制器，访问模块和响应分类模块。 第一控制器控制从主机向非易失性存储器的数据访问命令的处理。 第二控制器控制分配给第一控制器和第二控制器之间的第二控制器的处理。 响应于来自第一控制器或第二控制器的命令，访问模块执行对非易失性存储器的数据访问。 当访问模块的数据访问发生错误时，响应排序模块返回对第二控制器而不是第一控制器的响应。

公开(公告)号：US08185687B2

公开(公告)日：2012-05-22

申请号：US13016780

申请日：2011-01-28

申请人： Motohiro Matsuyama ,  Tohru Fukuda ,  Hiroyuki Moro

发明人： Motohiro Matsuyama ,  Tohru Fukuda ,  Hiroyuki Moro

IPC分类号： G06F13/00 ,  G06F9/32

CPC分类号： G06F12/02

摘要： According to one embodiment, a semiconductor storage device includes a queuing buffer, a read module, a separating module, a write command issuing module, and a write module. The write command issuing module is configured to add a write address indicated by write pointer information to the management data obtained by the separating module in order to issue a write command, and to automatically queue the write command into the queuing buffer. The write module is configured to supply the write command issued by the write command issuing module to the nonvolatile memory in order to write data into the nonvolatile memory.

摘要翻译： 根据一个实施例，半导体存储装置包括排队缓冲器，读取模块，分离模块，写入命令发布模块和写入模块。 写命令发布模块被配置为将由写指针信息指示的写地址添加到由分离模块获得的管理数据，以便发出写命令，并将写入命令自动排队到排队缓冲器中。 写入模块被配置为将写命令发布模块发出的写命令提供给非易失性存储器，以便将数据写入到非易失性存储器中。

公开(公告)号：US08707134B2

公开(公告)日：2014-04-22

申请号：US13314099

申请日：2011-12-07

申请人： Kyosuke Takahashi ,  Motohiro Matsuyama

发明人： Kyosuke Takahashi ,  Motohiro Matsuyama

IPC分类号： G11C29/00

CPC分类号： G06F11/1048 ,  H03M13/1515

摘要： According to one embodiment, a data storage apparatus comprises a channel controller, an encoding module, and a data controller. The channel controller configured to control data input and output to and from nonvolatile memories for channels. The encoding module configured to generate encoded data for an interchannel error correction process, using data stored in each of the nonvolatile memories. The data controller configure to manage the encoded data in units of logical blocks when the channel controller writes the encoded data in parallel to the channels, and to allocate parity data contained in the encoded data to planes of the same channel in each logical block.

摘要翻译： 根据一个实施例，数据存储装置包括信道控制器，编码模块和数据控制器。 通道控制器被配置为控制数据输入和输出到用于通道的非易失性存储器。 编码模块被配置为使用存储在每个非易失性存储器中的数据来生成用于通道间纠错处理的编码数据。 数据控制器配置为当信道控制器将编码数据并行地写入信道时，以逻辑块为单位来管理编码数据，并将包含在编码数据中的奇偶校验数据分配给每个逻辑块中相同信道的平面。

公开(公告)号：US20120166911A1

公开(公告)日：2012-06-28

申请号：US13314099

申请日：2011-12-07

申请人： Kyosuke Takahashi ,  Motohiro Matsuyama

发明人： Kyosuke Takahashi ,  Motohiro Matsuyama

IPC分类号： H03M13/00 ,  G06F11/16

CPC分类号： G06F11/1048 ,  H03M13/1515

摘要： According to one embodiment, a data storage apparatus comprises a channel controller, an encoding module, and a data controller. The channel controller configured to control data input and output to and from nonvolatile memories for channels. The encoding module configured to generate encoded data for an interchannel error correction process, using data stored in each of the nonvolatile memories. The data controller configure to manage the encoded data in units of logical blocks when the channel controller writes the encoded data in parallel to the channels, and to allocate parity data contained in the encoded data to planes of the same channel in each logical block.

摘要翻译： 根据一个实施例，数据存储装置包括信道控制器，编码模块和数据控制器。 通道控制器被配置为控制数据输入和输出到用于通道的非易失性存储器。 编码模块被配置为使用存储在每个非易失性存储器中的数据来生成用于通道间纠错处理的编码数据。 数据控制器配置为当信道控制器将编码数据并行地写入信道时，以逻辑块为单位来管理编码数据，并将包含在编码数据中的奇偶校验数据分配给每个逻辑块中相同信道的平面。

公开(公告)号：US20100328350A1

公开(公告)日：2010-12-30

申请号：US12826379

申请日：2010-06-29

申请人： Motohiro Matsuyama

发明人： Motohiro Matsuyama

IPC分类号： G09G5/00

CPC分类号： G09G5/397 ,  G09F2027/001 ,  G09G5/363 ,  G09G2340/0407 ,  G09G2340/0464 ,  G09G2380/06

摘要： According to one embodiment, there is provided a bifocal display device includes a database that manages at least distant and nearby viewpoint images as data files, an image processing circuit that obtains a far viewpoint image and a nearby viewpoint image from the data base, blurs contours of the far viewpoint image, emphasizes contours of the nearby viewpoint image, and performs an image processing of superimposing the blurred far viewpoint image and the emphasized nearby viewpoint image on each other, and a display that displays a result of the image processing.

摘要翻译： 根据一个实施例，提供了一种双焦显示装置，其包括管理至少遥远和附近的视点图像作为数据文件的数据库，从数据库获取远视点图像和附近视点图像的图像处理电路，模糊轮廓 强调附近视点图像的轮廓，并且执行将模糊的远视点图像和强调的附近视点图像叠加在一起的图像处理和显示图像处理结果的显示。

公开(公告)号：US09021183B2

公开(公告)日：2015-04-28

申请号：US13311403

申请日：2011-12-05

申请人： Motohiro Matsuyama ,  Kyosuke Takahashi

发明人： Motohiro Matsuyama ,  Kyosuke Takahashi

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F11/10

CPC分类号： G06F11/10

摘要： According to one embodiment, a data storage apparatus comprises a channel controller, an encoding module, and a data controller. The channel controller is configured to control data input to, and output from, nonvolatile memories for channels. The encoding module is configured to generate encoded data for which an inter-channel error correction process, using data stored in each of the nonvolatile memories. The data controller is configured to manage the encoded data in units of logic blocks when the channel controller writes the encoded data in parallel to the channels, and to allocate parity data contained in the encoded data to one plane in each logic block.

摘要翻译： 根据一个实施例，数据存储装置包括信道控制器，编码模块和数据控制器。 通道控制器被配置为控制对于通道的非易失性存储器的输入和从其输出的数据。 编码模块被配置为使用存储在每个非易失性存储器中的数据来生成用于信道间纠错处理的编码数据。 数据控制器被配置为当信道控制器将编码数据并行地写入信道时，以逻辑块为单位管理编码数据，并将包含在编码数据中的奇偶校验数据分配给每个逻辑块中的一个平面。

公开(公告)号：US08035658B2

公开(公告)日：2011-10-11

申请号：US12826379

申请日：2010-06-29

申请人： Motohiro Matsuyama

发明人： Motohiro Matsuyama

IPC分类号： G09G5/00

CPC分类号： G09G5/397 ,  G09F2027/001 ,  G09G5/363 ,  G09G2340/0407 ,  G09G2340/0464 ,  G09G2380/06

摘要： According to one embodiment, there is provided a bifocal display device includes a database that manages at least distant and nearby viewpoint images as data files, an image processing circuit that obtains a far viewpoint image and a nearby viewpoint image from the data base, blurs contours of the far viewpoint image, emphasizes contours of the nearby viewpoint image, and performs an image processing of superimposing the blurred far viewpoint image and the emphasized nearby viewpoint image on each other, and a display that displays a result of the image processing.

摘要翻译： 根据一个实施例，提供了一种双焦显示装置，其包括管理至少遥远和附近的视点图像作为数据文件的数据库，从数据库获取远视点图像和附近视点图像的图像处理电路，模糊轮廓 强调附近视点图像的轮廓，并且执行将模糊的远视点图像和强调的附近视点图像叠加在一起的图像处理和显示图像处理结果的显示。