公开(公告)号：US20070288821A1

公开(公告)日：2007-12-13

申请号：US11797347

申请日：2007-05-02

申请人： Tatsuru Matsuo ,  Takahisa Hiraide

发明人： Tatsuru Matsuo ,  Takahisa Hiraide

IPC分类号： G01R31/311

CPC分类号： G01R31/318547

摘要： A semiconductor integrated circuit includes plural shift registers that receive plural test patterns randomly generated, respectively, a mask device that masks, among the shift registers, a target shift register specified by a mask pattern randomly generated. When a shift register other than the target shift register outputs an unknown value, the mask device masks the shift register according to a control signal. When the target shift register outputs a fault value, the mask device releases a mask of the target shift register according to a control signal.

摘要翻译： 半导体集成电路包括多个移位寄存器，分别接收随机生成的多个测试图形，掩模装置在移位寄存器中屏蔽由随机生成的掩模图案指定的目标移位寄存器。 当除目标移位寄存器之外的移位寄存器输出未知值时，掩码器件根据控制信号屏蔽移位寄存器。 当目标移位寄存器输出故障值时，掩模装置根据控制信号释放目标移位寄存器的掩码。

公开(公告)号：US20070288819A1

公开(公告)日：2007-12-13

申请号：US11797348

申请日：2007-05-02

申请人： Tatsuru Matsuo ,  Takahisa Hiraide

发明人： Tatsuru Matsuo ,  Takahisa Hiraide

IPC分类号： G01R31/28

CPC分类号： G01R31/318536 ,  G01R31/318555

摘要： A pattern correcting device corrects random test patterns generated by pseudo random number pattern generator (PRPG) into test patterns for a test to be input to shift registers. A pattern correcting device corrects the test patterns in unit of specified group, and individually releases correction of the test patterns when the correction in unit of the group is not appropriate. Furthermore, an unknown value mask device masks shift registers that output unknown values based on a control signal, and individually releases a mask of a shift register that outputs a fault value.

摘要翻译： 模式校正装置将由伪随机数模式生成器（PRPG）生成的随机测试模式校正为用于输入到移位寄存器的测试的测试模式。 图案校正装置以指定组为单位校正测试图案，并且当单元中的校正不合适时单独地发布测试图案的校正。 此外，未知值掩模装置掩蔽基于控制信号输出未知值的移位寄存器，并且单独地释放输出故障值的移位寄存器的掩码。

公开(公告)号：US07895492B2

公开(公告)日：2011-02-22

申请号：US12073553

申请日：2008-03-06

申请人： Takahisa Hiraide ,  Tatsuru Matsuo

发明人： Takahisa Hiraide ,  Tatsuru Matsuo

IPC分类号： G06F11/263 ,  G06F11/30

CPC分类号： G01R31/318538 ,  G01R31/318541 ,  G06F7/584 ,  G06F2207/583

摘要： In a linear feedback shift register (LFSR), a four-bit shift register mainly using F/Fs is formed and an XOR circuit that feeds back an exclusive OR of a first bit and a last bit to the first bit is also provided, thereby outputting a test pattern having a maximum cycle of 15. A phase change circuit that can perform arbitrary phase change of a test pattern based on input of a control signal having a maximum clock number 4 and an average clock number log24 is also formed in the LFSR. As a result, a smaller clock count is required for the LFSR to output a test pattern that matches a test pattern automatically generated by an ATPG.

摘要翻译： 在线性反馈移位寄存器（LFSR）中，形成主要使用F / F的四位移位寄存器，并且还提供将第一位和最后位的异或反馈到第一位的异或电路，由此 输出具有最大周期为15的测试图案。在LFSR中还形成了可以基于具有最大时钟数4和平均时钟数log 24的控制信号的输入来执行测试模式的任意相位变化的相变电路 。 因此，LFSR需要较小的时钟计数，以输出与ATPG自动生成的测试模式相匹配的测试模式。

公开(公告)号：US07757138B2

公开(公告)日：2010-07-13

申请号：US11797347

申请日：2007-05-02

申请人： Tatsuru Matsuo ,  Takahisa Hiraide

发明人： Tatsuru Matsuo ,  Takahisa Hiraide

IPC分类号： G01R31/28

CPC分类号： G01R31/318547

摘要： A semiconductor integrated circuit includes plural shift registers that receive plural test patterns randomly generated, respectively, a mask device that masks, among the shift registers, a target shift register specified by a mask pattern randomly generated. When a shift register other than the target shift register outputs an unknown value, the mask device masks the shift register according to a control signal. When the target shift register outputs a fault value, the mask device releases a mask of the target shift register according to a control signal.

摘要翻译： 半导体集成电路包括多个移位寄存器，分别接收随机生成的多个测试图形，掩模装置在移位寄存器中屏蔽由随机生成的掩模图案指定的目标移位寄存器。 当除目标移位寄存器之外的移位寄存器输出未知值时，掩码器件根据控制信号屏蔽移位寄存器。 当目标移位寄存器输出故障值时，掩模装置根据控制信号释放目标移位寄存器的掩码。

公开(公告)号：US07761761B2

公开(公告)日：2010-07-20

申请号：US11797348

申请日：2007-05-02

申请人： Tatsuru Matsuo ,  Takahisa Hiraide

发明人： Tatsuru Matsuo ,  Takahisa Hiraide

IPC分类号： G01R31/28

CPC分类号： G01R31/318536 ,  G01R31/318555

摘要： A pattern correcting device corrects random test patterns generated by pseudo random number pattern generator (PRPG) into test patterns for a test to be input to shift registers. A pattern correcting device corrects the test patterns in unit of specified group, and individually releases correction of the test patterns when the correction in unit of the group is not appropriate. Furthermore, an unknown value mask device masks shift registers that output unknown values based on a control signal, and individually releases a mask of a shift register that outputs a fault value.

摘要翻译： 模式校正装置将由伪随机数模式生成器（PRPG）生成的随机测试模式校正为用于输入到移位寄存器的测试的测试模式。 图案校正装置以指定组为单位校正测试图案，并且当单元中的校正不合适时单独地发布测试图案的校正。 此外，未知值掩模装置掩蔽基于控制信号输出未知值的移位寄存器，并且单独地释放输出故障值的移位寄存器的掩码。

公开(公告)号：US20080222474A1

公开(公告)日：2008-09-11

申请号：US12073553

申请日：2008-03-06

申请人： Takahisa Hiraide ,  Tatsuru Matsuo

发明人： Takahisa Hiraide ,  Tatsuru Matsuo

IPC分类号： G01R31/3183 ,  G06F7/58 ,  G06F11/263

CPC分类号： G01R31/318538 ,  G01R31/318541 ,  G06F7/584 ,  G06F2207/583

摘要： In a linear feedback shift register (LFSR), a four-bit shift register mainly using F/Fs is formed and an XOR circuit that feeds back an exclusive OR of a first bit and a last bit to the first bit is also provided, thereby outputting a test pattern having a maximum cycle of 15. A phase change circuit that can perform arbitrary phase change of a test pattern based on input of a control signal having a maximum clock number 4 and an average clock number log24 is also formed in the LFSR. As a result, a smaller clock count is required for the LFSR to output a test pattern that matches a test pattern automatically generated by an ATPG.

摘要翻译： 在线性反馈移位寄存器（LFSR）中，形成主要使用F / F的四位移位寄存器，并且还提供将第一位和最后位的异或反馈给第一位的异或电路，由此 输出具有最大周期为15的测试图案。一种相变电路，其可以基于具有最大时钟数4和平均时钟数log 2的控制信号的输入来执行测试模式的任意相位变化， LFSR中也形成了SUB> 4。 因此，LFSR需要较小的时钟计数，以输出与ATPG自动生成的测试模式相匹配的测试模式。

公开(公告)号：US08743637B2

公开(公告)日：2014-06-03

申请号：US13620280

申请日：2012-09-14

申请人： Tatsuru Matsuo

发明人： Tatsuru Matsuo

IPC分类号： G11C29/00

CPC分类号： G11C29/848 ,  G11C2029/4402

摘要： A clock signal is supplied to a first repair flag flip-flop, a second repair flag flip-flop, a first repair data flip-flop group, and a second repair data flip-flop group to serially transfer a second repair flag and a first repair flag stored in a non-volatile memory to the second repair flag flip-flop and the first repair flag flip-flop. Subsequently, repair data stored in the non-volatile memory is serially output to the first repair data flip-flop group, and repair data of the first repair data flip-flop group and the second repair data flip-flop group is serially transferred.

摘要翻译： 时钟信号被提供给第一修复标志触发器，第二修复标志触发器，第一修复数据触发器组和第二修复数据触发器组，以串行地传送第二修复标志和第一修复标志 存储在非易失性存储器中的第二修复标志触发器和第一修复标志触发器的修复标志。 随后，存储在非易失性存储器中的修复数据被串行地输出到第一修复数据触发器组，并且第一修复数据触发器组和第二修复数据触发器组的修复数据被顺序传送。

公开(公告)号：US08325548B2

公开(公告)日：2012-12-04

申请号：US12819357

申请日：2010-06-21

申请人： Tatsuru Matsuo

发明人： Tatsuru Matsuo

IPC分类号： G11C7/00 ,  G11C29/00

CPC分类号： G11C29/16 ,  G11C29/808 ,  G11C2029/0405 ,  G11C2029/3602 ,  G11C2029/4402

摘要： A semiconductor device includes a first memory including a first memory cell and a first redundant memory cell; a first test circuit configured to test the first memory and output first defect information indicating a defective portion included in the first memory cell; a first storage part; and a first control circuit configured to, based on unmodified information stored in the first storage part, and the first defect information, determine modified information to be stored in the first storage part, wherein the first memory identifies the defective portion based on the modified information of the first storage part and replaces the first memory cell including the defective portion with the first redundant memory cell.

摘要翻译： 半导体器件包括：第一存储器，包括第一存储单元和第一冗余存储单元; 第一测试电路，被配置为测试第一存储器并输出指示包括在第一存储器单元中的缺陷部分的第一缺陷信息; 第一储存部分; 以及第一控制电路，被配置为基于存储在第一存储部分中的未修改信息和第一缺陷信息，确定要存储在第一存储部分中的修改信息，其中第一存储器基于修改的信息来识别缺陷部分 并且用第一冗余存储单元替换包括缺陷部分的第一存储单元。

公开(公告)号：US20120239337A1

公开(公告)日：2012-09-20

申请号：US13343015

申请日：2012-01-04

申请人： Tatsuru Matsuo

发明人： Tatsuru Matsuo

IPC分类号： G01R31/3177

CPC分类号： G01R31/318385

摘要： A semiconductor integrated circuit includes a plurality of shift registers to which test patterns are supplied, a pseudorandom number generator configured to generate, based on the test patterns supplied to the shift registers, pseudorandom numbers utilized as masking information corresponding to output responses of the shift registers, a masking information inverter configured to invert, on receiving a first control signal, the masking information corresponding to the output responses of the shift registers indicated by the first control signal, and an initial value storage configured to store initial values of the pseudorandom numbers. In the semiconductor integrated circuit, the pseudorandom numbers generated by the pseudorandom number generator are, on receiving a second control signal, initialized with the initial values of the pseudorandom numbers stored in the initial value storage.

摘要翻译： 半导体集成电路包括提供测试图案的多个移位寄存器，被配置为基于提供给移位寄存器的测试图形生成用作与移位寄存器的输出响应对应的屏蔽信息的伪随机数的伪随机数生成器 掩蔽信息反相器，被配置为在接收到第一控制信号时反转与由第一控制信号指示的移位寄存器的输出响应相对应的掩蔽信息，以及初始值存储器，被配置为存储伪随机数的初始值。 在半导体集成电路中，由伪随机数发生器产生的伪随机数在接收到第二控制信号时，利用存储在初始值存储器中的伪随机数的初始值进行初始化。

公开(公告)号：US08278990B2

公开(公告)日：2012-10-02

申请号：US12728428

申请日：2010-03-22

申请人： Tatsuru Matsuo

发明人： Tatsuru Matsuo

IPC分类号： H01H37/76

CPC分类号： G11C17/18

摘要： An electric fuse cutoff control circuit controlling cutoff of a plurality of electric fuses including: a cutoff information storage circuit adapted to store cutoff information about whether or not each of the plurality of electric fuses is cut off; a cutoff information control circuit controlling the cutoff of the plurality of electric fuses based on an output signal of the cutoff information storage circuit; and a cutoff information renewal circuit receiving an output signal of the cutoff information control circuit and renewing the cutoff information set for the cutoff information storage circuit.

摘要翻译： 一种电熔断器控制电路，其控制多个电保险丝的截止，包括：切断信息存储电路，用于存储关于所述多个电保险丝是否被切断的切断信息; 截止信息控制电路，根据截止信息存储电路的输出信号控制多个电熔丝的切断; 以及截止信息更新电路，接收截止信息控制电路的输出信号，并且更新为截止信息存储电路设置的截止信息。