公开(公告)号：US09548741B1

公开(公告)日：2017-01-17

申请号：US14798485

申请日：2015-07-14

Applicant: Technion Research and Development Foundation LTD.

Inventor： Shahar Kvatinsky ,  Avinoam Kolodny ,  Yifat Hanein

IPC: H03K19/173 ,  H03K19/177 ,  H03K19/02 ,  H03K19/094

CPC classification number: H03K19/1776 ,  G11C13/0007 ,  H03K19/02 ,  H03K19/094 ,  H03K19/17708

Abstract: A device that includes a memristive Akers logic array, wherein the memristive Akers logic array comprises multiple primitive logic cells that are coupled to each other; wherein each primitive logic cell comprises at least one memristive device.

Abstract translation: 一种包括忆阻阿克斯逻辑阵列的装置，其中忆阻Akers逻辑阵列包括彼此耦合的多个基本逻辑单元; 其中每个基元逻辑单元包括至少一个忆阻器件。

公开(公告)号：US20170019108A1

公开(公告)日：2017-01-19

申请号：US14798485

申请日：2015-07-14

Applicant: Technion Research and Development Foundation LTD.

Inventor： Shahar Kvatinsky ,  Avinoam Kolodny ,  Yifat Hanein

IPC: H03K19/177 ,  H03K19/094 ,  H03K19/02

CPC classification number: H03K19/1776 ,  G11C13/0007 ,  H03K19/02 ,  H03K19/094 ,  H03K19/17708

Abstract: A device that includes a memristive Akers logic array, wherein the memristive Akers logic array comprises multiple primitive logic cells that are coupled to each other; wherein each primitive logic cell comprises at least one memristive device.

Abstract translation: 一种包括忆阻阿克斯逻辑阵列的装置，其中忆阻Akers逻辑阵列包括彼此耦合的多个基本逻辑单元; 其中每个基元逻辑单元包括至少一个忆阻器件。