公开(公告)号：US06831898B1

公开(公告)日：2004-12-14

申请号：US09593566

申请日：2000-08-16

申请人： Thomas J. Edsall ,  Silvano Gai ,  Soei-Shin Hang

发明人： Thomas J. Edsall ,  Silvano Gai ,  Soei-Shin Hang

IPC分类号： H04L1228

CPC分类号： H04L47/34 ,  H04L45/00 ,  H04L45/16 ,  H04L45/24 ,  H04L45/28 ,  H04L47/2416

摘要： The invention replicates a packet requiring high availability and transmits it from two or more ports of a switch, for example a wiring closet Layer 2 switch. The parent packet carries a unique sequence number. The copies of the packet each carry the parent packet's unique sequence number. Each copy of the packet then travels on separate pathways through routers (Layer 3 network devices). The pathways are maintained separate by assigning high costs in a LSP routing sense to links connecting the two paths, and by assigning low costs to links along the desired paths. The two identical packets converge on the destination station. The destination station accepts the first packet with a particular sequence number, and discards any later packets with the same sequence number. In the event that a link in one path has a catastrophic failure, then the packet travelling along the other path reaches the destination station and service remains operative without interruption. The lost path is then recomputed by the a router (if any) still receiving the lost packet. A new non-converging path may be selected if any are available, depending upon the topology. After the disruption is repaired, the original dual pathways may once again be established.

摘要翻译： 本发明复制了需要高可用性的分组，并将其从交换机的两个或更多个端口（例如配线柜第2层交换机）发送。 父包携带唯一的序列号。 分组的副本每个携带父分组的唯一序列号。 然后，数据包的每个副本通过路由器（第3层网络设备）在不同的路径上传播。 通过将LSP路由意义中的高成本分配给连接两个路径的链路以及通过沿着期望路径为链路分配低成本来维持路径。 两个相同的数据包收敛在目的站。 目的站接收具有特定序列号的第一个分组，并丢弃具有相同序列号的任何后续分组。 在一条路径中的链路发生灾难性故障的情况下，沿着另一路径行进的分组到达目的站，并且服务保持无间断的运行。 丢失的路径然后被路由器（如果有的话）重新计算，仍然收到丢失的数据包。 根据拓扑结构，可以选择新的非会聚路径（如果有）。 破坏后修复，原来的双重路径可能再次成立。

公开(公告)号：US06950400B1

公开(公告)日：2005-09-27

申请号：US09879553

申请日：2001-06-12

申请人： Christina H. Tran ,  Daniel R. Ullum ,  Yichou Lin ,  Yan-ming Chen ,  Silvano Gai ,  Thomas J. Edsall

发明人： Christina H. Tran ,  Daniel R. Ullum ,  Yichou Lin ,  Yan-ming Chen ,  Silvano Gai ,  Thomas J. Edsall

IPC分类号： H04L12/26 ,  H04L12/56

CPC分类号： H04L47/10 ,  H04L47/22

摘要： A network traffic shaper provides high-speed, multi-level shaping. The traffic shaper is in communicating relationship with a forwarding engine, and includes a queue controller having a plurality of queues for storing messages, a scheduler for computing release times, at least one time-searchable memory and a corresponding memory controller. Each queue is preferably associated with a corresponding traffic specifier, and a release time is computed for each queue and stored in the time-searchable memory. When a stored release time expires, the message at the head of the corresponding queue is retrieved and is either moved into a different queue or forwarded by the network device. By moving messages through two or more queues, each having its own release time computed in response to a different traffic specifier, the traffic shaper can perform multi-level shaping on network messages.

摘要翻译： 网络流量整形器提供高速，多层次的整形。 流量整形器与转发引擎处于通信关系中，并且包括具有用于存储消息的多个队列的队列控制器，用于计算释放时间的调度器，至少一个时间可搜索存储器和相应的存储器控​​制器。 每个队列优选地与对应的流量指示符相关联，并且为每个队列计算释放时间并将其存储在时间可搜索的存储器中。 当存储的释放时间到期时，检索相应队列头部的消息，并将其移动到不同的队列中或由网络设备转发。 通过将消息移动到两个或更多个队列中，每个队列具有响应于不同流量指示符计算的其自己的释放时间，流量整形器可以对网络消息执行多级整形。

公开(公告)号：US07395332B2

公开(公告)日：2008-07-01

申请号：US11085768

申请日：2005-03-21

申请人： Silvano Gai ,  Thomas J. Edsall

发明人： Silvano Gai ,  Thomas J. Edsall

IPC分类号： G06F15/173

CPC分类号： H04L45/7453 ,  H04L49/10 ,  H04L49/30

摘要： A method for searching network messages for pre-defined regular expressions is disclosed. A plurality of pre-defined regular expressions are stored in a content-addressable memory (CAM). A network message or selected portion thereof is inputted to the CAM for comparison with all of the regular expressions stored therein, the comparison with all CAM entries being done at the same time. An output is returned from the CAM. In response to the output from the CAM, identifying an action to be applied to the given network message or portion thereof that corresponds to a CAM entry matching the inputted network message or selected portion thereof.

摘要翻译： 公开了一种用于搜索网络消息的预定义正则表达式的方法。 多个预定义正则表达式存储在内容可寻址存储器（CAM）中。 网络消息或其选择的部分被输入到CAM中以与存储在其中的所有正则表达式进行比较，与所有CAM条目的比较同时进行。 从CAM返回输出。 响应于CAM的输出，识别要应用于给定网络消息或其对应于与所输入的网络消息或其所选部分相匹配的CAM条目的部分的动作。

公开(公告)号：US06904014B1

公开(公告)日：2005-06-07

申请号：US09560499

申请日：2000-04-27

申请人： Silvano Gai ,  Thomas J. Edsall

发明人： Silvano Gai ,  Thomas J. Edsall

IPC分类号： H04L12/26 ,  H04L12/56

CPC分类号： H04L47/10 ,  H04L47/22

摘要： A network traffic shaper includes a traffic shaper table for storing traffic specifiers, such as permissible data transmission rates, an arithmetic logic unit (ALU), and a high-speed forwarding trigger mechanism having at least one time-searchable data structure or queue and a retrieve time generator that substantially tracks, but never exceeds, a system time. As network messages are received, they are stored at a message buffer and certain message parameters, including message length and a corresponding traffic specifier, are provided to the traffic shaper. The traffic shaper determines when the message may be sent in accordance with the associated traffic specifier and stores this transmission start time along with the message's buffer location in the time-searchable queue of the forwarding trigger. The forwarding trigger continuously examines the transmission start times for previously stored messages. When the transmission start time of a given message matches the retrieve time generator, the forwarding trigger mechanism signals that the message may be sent.

摘要翻译： 网络流量整形器包括用于存储诸如允许的数据传输速率的流量指标符的流量整形器表，算术逻辑单元（ALU）和具有至少一个时间可搜索的数据结构或队列的高速转发触发机制，以及 检索时间发生器，其基本上跟踪系统时间，但不会超过系统时间。 当接收到网络消息时，它们被存储在消息缓冲器中，并且向流量整形器提供包括消息长度和对应的流量说明符的某些消息参数。 流量整形器确定消息可以根据相关联的流量指定器何时发送，并将该传输开始时间与消息的缓冲器位置一起存储在转发触发器的时间可搜索队列中。 转发触发器连续检查先前存储的消息的传输开始时间。 当给定消息的传输开始时间与检索时间生成器匹配时，转发触发机制发信号通知可以发送消息。

公开(公告)号：US06892237B1

公开(公告)日：2005-05-10

申请号：US09535810

申请日：2000-03-28

申请人： Silvano Gai ,  Thomas J. Edsall

发明人： Silvano Gai ,  Thomas J. Edsall

IPC分类号： G06F15/16 ,  G06F15/173 ,  H04L12/56

CPC分类号： H04L45/7453 ,  H04L49/10 ,  H04L49/30

摘要： A programmable pattern matching engine efficiently parses the contents of network messages for regular expressions and executes pre-defined actions or treatments on those messages that match the regular expressions. The pattern matching engine is preferably a logic circuit designed to perform its pattern matching and execution functions at high speed, e.g., at multi-gigabit per second rates. It includes, among other things, a message buffer for storing the message being evaluated, a decoder circuit for decoding and executing corresponding actions or treatments, and one or more content-addressable memories (CAMs) that are programmed to store the regular expressions used to search the message. The CAM may be associated with a second memory device, such as a random access memory (RAM), as necessary, that is programmed to contain the respective actions or treatments to be applied to messages matching the corresponding CAM entries. The RAM provides its output to the decoder circuit, which, in response, decodes and executes the specified action or treatment.

摘要翻译： 可编程模式匹配引擎有效地解析正则表达式的网络消息内容，并对匹配正则表达式的消息执行预定义的动作或处理。 模式匹配引擎优选地是被设计为以高速（例如，以千兆比特每秒速率）执行其模式匹配和执行功能的逻辑电路。 它包括用于存储正在评估的消息的消息缓冲器，用于解码和执行相应的动作或处理的解码器电路，以及被编程为存储用于被执行的正则表达式的一个或多个可内容寻址存储器（CAM） 搜索消息。 CAM可以根据需要与诸如随机存取存储器（RAM）的第二存储器件相关联，其被编程为包含要应用于匹配相应CAM条目的消息的相应动作或处理。 RAM将其输出提供给解码器电路，解码器电路作为响应解码并执行指定的动作或处理。

公开(公告)号：US07130272B1

公开(公告)日：2006-10-31

申请号：US11074261

申请日：2005-03-07

申请人： Silvano Gai ,  Thomas J. Edsall

发明人： Silvano Gai ,  Thomas J. Edsall

IPC分类号： H04L12/26 ,  H04L12/56

CPC分类号： H04L47/10 ,  H04L47/22

摘要： A network traffic shaper for shapping transmission of network messages includes a system time generator for generating a system time, an arithmetic logic unit (ALU) for computing a transmission start time for each network message in response to the system time, and a retrieve time generator adapted to increment a retrieve time at a rate faster than the system time. As network messages are received, they are stored in a queue along with an associated transmission start time for each message. A forwarding trigger transmits a store network messages when its associated transmission start time matches the retrieve time. Alternately, a second transmission start time representing an excess bandwidth transmission start time may be computed for each network message. If excess bandwidth is detected, a message may be transmitted when its second transmission start time matches the retrieve time.

摘要翻译： 用于对网络消息的传输进行整形的网络流量整形器包括用于产生系统时间的系统时间发生器，用于响应于系统时间计算每个网络消息的传输开始时间的算术逻辑单元（ALU），以及检索时间生成器 适于以比系统时间更快的速率递增检索时间。 当接收到网络消息时，它们与每个消息的相关传输开始时间一起存储在队列中。 转发触发器在其相关联的传输开始时间与检索时间匹配时传送存储网络消息。 或者，可以针对每个网络消息计算表示超带宽传输开始时间的第二传输开始时间。 如果检测到超额带宽，则当其第二传输开始时间与检索时间匹配时可以发送消息。

公开(公告)号：US06714985B1

公开(公告)日：2004-03-30

申请号：US09561839

申请日：2000-04-28

申请人： Dante Malagrino ,  Thomas J. Edsall ,  Silvano Gai

发明人： Dante Malagrino ,  Thomas J. Edsall ,  Silvano Gai

IPC分类号： G06F1516

CPC分类号： H04L29/06 ,  H04L69/16 ,  H04L69/166 ,  H04L69/329

摘要： An IP packet reassembly engine provides high-speed and efficient reassembly of IP fragments received at an intermediate station in a computer network. The IP packet reassembly engine comprises a main controller logic circuit configured to “speed-up” re-assembly of original packets from IP fragments stored in a frame buffer at multi-gigabit per second rates. To that end, the reassembly engine further includes a content addressable memory having a plurality of entries for maintaining status information for each received fragment and for each original packet being reassembled from the fragments.

摘要翻译： IP分组重组引擎提供在计算机网络中的中间站处接收的IP分片的高速和高效重组。 IP分组重组引擎包括主控制器逻辑电路，该主控制器逻辑电路被配置为以多千兆位/秒速率“加速”重新组装存储在帧缓冲器中的IP片段的原始分组。 为此，重组引擎还包括内容可寻址存储器，其具有用于维护每个接收的片段的状态信息的多个条目，并且对于从片段重新组装的每个原始分组。

公开(公告)号：US08842694B2

公开(公告)日：2014-09-23

申请号：US13444556

申请日：2012-04-11

申请人： Luca Cafiero ,  Silvano Gai

发明人： Luca Cafiero ,  Silvano Gai

IPC分类号： H04J3/22

CPC分类号： H04L47/522 ,  H04L12/4625 ,  H04L61/106 ,  H04L61/6022 ,  H04L61/6045

摘要： The present invention provides methods and devices for implementing a Low Latency Ethernet (“LLE”) solution, also referred to herein as a Data Center Ethernet (“DCE”) solution, which simplifies the connectivity of data centers and provides a high bandwidth, low latency network for carrying Ethernet and storage traffic. Some aspects of the invention involve transforming FC frames into a format suitable for transport on an Ethernet. Some preferred implementations of the invention implement multiple virtual lanes (“VLs”) in a single physical connection of a data center or similar network. Some VLs are “drop” VLs, with Ethernet-like behavior, and others are “no-drop” lanes with FC-like behavior. Some preferred implementations of the invention provide guaranteed bandwidth based on credits and VL. Active buffer management allows for both high reliability and low latency while using small frame buffers. Preferably, the rules for active buffer management are different for drop and no drop VLs.

摘要翻译： 本发明提供了用于实现低延迟以太网（“LLE”）解决方案的方法和设备，这也被称为数据中心以太网（“DCE”）解决方案，其简化了数据中心的连接性并提供了高带宽，低 用于承载以太网和存储流量的延迟网络。 本发明的一些方面涉及将FC帧变换成适于在以太网上传输的格式。 本发明的一些优选实现在数据中心或类似网络的单个物理连接中实现多个虚拟通道（“VL”）。 一些VL是“下降”VL，具有类似以太网的行为，而其他VL是类似FC的行为的“不丢弃”通道。 本发明的一些优选实施方案提供了基于信用和VL的保证带宽。 使用小帧缓冲区时，主动缓冲区管理可实现高可靠性和低延迟。 优选地，用于主动缓冲器管理的规则对于丢弃和不丢弃VL是不同的。

公开(公告)号：US08238347B2

公开(公告)日：2012-08-07

申请号：US11400671

申请日：2006-04-06

申请人： Claudio DeSanti ,  Silvano Gai ,  Andrea Baldini

发明人： Claudio DeSanti ,  Silvano Gai ,  Andrea Baldini

IPC分类号： H04L12/28 ,  H04L12/56 ,  H04J3/16 ,  H04J3/22

CPC分类号： H04L29/12839 ,  H04L12/462 ,  H04L12/4633 ,  H04L29/12801 ,  H04L49/351 ,  H04L49/357 ,  H04L61/6004 ,  H04L61/6022 ,  H04L2212/00

摘要： A Data Center Ethernet (“DCE”) network and related methods and device are provided. A DCE network simplifies the connectivity of data centers and provides a high bandwidth, low latency network for carrying Ethernet, storage and other traffic. A Fiber Channel (“FC”) frame, including FC addressing information, is encapsulated in an Ethernet frame for transmission on a Data Center Ethernet (“DCE”) network. The Ethernet address fields may indicate that the frame includes an FC frame, e.g., by the use of a predetermined Organization Unique Identifier (“OUI”) code in the D_MAC field, but also include Ethernet addressing information. Accordingly, the encapsulated frames can be forwarded properly by switches in the DCE network whether or not these switches are configured for operation according to the FC protocol. Accordingly, only a subset of Ethernet switches in the DCE network needs to be FC-enabled. Only switches so configured will require an FC Domain_ID.

摘要翻译： 提供数据中心以太网（“DCE”）网络及相关方法和设备。 DCE网络简化了数据中心的连接性，并提供了高带宽，低延迟的网络，用于承载以太网，存储和其他流量。 包含FC寻址信息的光纤通道（“FC”）帧封装在以太网帧中，用于在数据中心以太网（“DCE”）网络上传输。 以太网地址字段可以指示该帧包括FC帧，例如通过使用D_MAC字段中的预定机构唯一标识符（“OUI”）代码，但也包括以太网寻址信息。 因此，无论这些交换机是否配置为根据FC协议进行操作，都可以通过DCE网络中的交换机正确转发封装的帧。 因此，只有DCE网络中的以太网交换机的子集才需要启用FC。 只有这样配置的交换机将需要FC Domain_ID。

公开(公告)号：US08160094B2

公开(公告)日：2012-04-17

申请号：US12485337

申请日：2009-06-16

申请人： Luca Cafiero ,  Silvano Gai

发明人： Luca Cafiero ,  Silvano Gai

IPC分类号： H04J3/26

CPC分类号： H04L47/522 ,  H04L12/4625 ,  H04L61/106 ,  H04L61/6022 ,  H04L61/6045

摘要： The present invention provides methods and devices for implementing a Low Latency Ethernet (“LLE”) solution, also referred to herein as a Data Center Ethernet (“DCE”) solution, which simplifies the connectivity of data centers and provides a high bandwidth, low latency network for carrying Ethernet and storage traffic. Some aspects of the invention involve transforming FC frames into a format suitable for transport on an Ethernet. Some preferred implementations of the invention implement multiple virtual lanes (“VLs”) in a single physical connection of a data center or similar network. Some VLs are “drop” VLs, with Ethernet-like behavior, and others are “no-drop” lanes with FC-like behavior. Some preferred implementations of the invention provide guaranteed bandwidth based on credits and VL. Active buffer management allows for both high reliability and low latency while using small frame buffers. Preferably, the rules for active buffer management are different for drop and no drop VLs.

摘要翻译： 本发明提供了用于实现低延迟以太网（“LLE”）解决方案的方法和设备，这也被称为数据中心以太网（“DCE”）解决方案，其简化了数据中心的连接性并提供了高带宽，低 用于承载以太网和存储流量的延迟网络。 本发明的一些方面涉及将FC帧变换成适于在以太网上传输的格式。 本发明的一些优选实现在数据中心或类似网络的单个物理连接中实现多个虚拟通道（“VL”）。 一些VL是“下降”VL，具有类似以太网的行为，而其他VL是类似FC的行为的“不丢弃”通道。 本发明的一些优选实施方案提供了基于信用和VL的保证带宽。 使用小帧缓冲区时，主动缓冲区管理可实现高可靠性和低延迟。 优选地，用于主动缓冲器管理的规则对于丢弃和不丢弃VL是不同的。