公开(公告)号：US20060223278A1

公开(公告)日：2006-10-05

申请号：US11099339

申请日：2005-04-04

申请人： Unsoon Kim ,  Hiroyuki Kinoshita ,  Yu Sun ,  Krishnashree Achuthan ,  Christopher Raeder ,  Christopher Foster ,  Harpreet Sachar ,  Kashmir Sahota

发明人： Unsoon Kim ,  Hiroyuki Kinoshita ,  Yu Sun ,  Krishnashree Achuthan ,  Christopher Raeder ,  Christopher Foster ,  Harpreet Sachar ,  Kashmir Sahota

IPC分类号： H01L21/76

CPC分类号： H01L27/105 ,  H01L21/3212 ,  H01L21/32139 ,  H01L21/76229 ,  H01L27/1052 ,  H01L27/11526 ,  H01L27/11543 ,  H01L27/11568

摘要： A method is disclosed for the definition of the poly-1 layer in a semiconductor wafer. A non-critical mask is used to recess field oxides in the periphery prior to poly-1 deposition by an amount equal to the final poly-1 thickness. A complimentary non-critical mask is used to permit CMP of the core to expose the tops of core oxide mesas from the shallow isolation trenches.

摘要翻译： 公开了一种用于在半导体晶片中定义多晶硅层的方法。 使用非临界掩模在聚-1沉积之前将外围的场氧化物凹入等于最终聚-1厚度的量。 使用互补的非关键掩模来允许芯的CMP将浅层隔离沟的核心氧化物台面的顶部暴露出来。

公开(公告)号：US08802537B1

公开(公告)日：2014-08-12

申请号：US11189874

申请日：2005-07-27

申请人： Yider Wu ,  Unsoon Kim ,  Kuo-Tung Chang ,  Harpreet Sachar

发明人： Yider Wu ,  Unsoon Kim ,  Kuo-Tung Chang ,  Harpreet Sachar

IPC分类号： H01L21/76

CPC分类号： H01L21/76224 ,  H01L21/02057

摘要： A method for forming a memory device is provided. A nitride layer is formed over a substrate. The nitride layer and the substrate are etched to form a trench. The memory device is pre-cleaned to prepare a surface of the memory device for oxide formation thereon, where cleaning the memory device removes portions of the barrier oxide layer on opposite sides of the trench. The nitride layer is trimmed on opposite sides of the trench. A liner oxide layer is formed in the trench.

摘要翻译： 提供了一种用于形成存储器件的方法。 在衬底上形成氮化物层。 蚀刻氮化物层和衬底以形成沟槽。 存储器件被预先清洁以准备用于其上形成氧化物的存储器件的表面，其中清洁存储器件去除沟槽相对侧上的阻挡氧化物层的部分。 在沟槽的相对侧上修整氮化物层。 在沟槽中形成衬里氧化物层。

公开(公告)号：US07675104B2

公开(公告)日：2010-03-09

申请号：US11461131

申请日：2006-07-31

申请人： Amol Ramesh Joshi ,  Harpreet Sachar ,  YouSeok Suh ,  Shenqing Fang ,  Chih-Yuh Yang ,  Lovejeet Singh ,  David H. Matsumoto ,  Hidehiko Shiraiwa ,  Kuo-Tung Chang ,  Scott A. Bell ,  Allison Holbrook ,  Satoshi Torii

发明人： Amol Ramesh Joshi ,  Harpreet Sachar ,  YouSeok Suh ,  Shenqing Fang ,  Chih-Yuh Yang ,  Lovejeet Singh ,  David H. Matsumoto ,  Hidehiko Shiraiwa ,  Kuo-Tung Chang ,  Scott A. Bell ,  Allison Holbrook ,  Satoshi Torii

IPC分类号： H01L21/8247

CPC分类号： H01L27/11568 ,  H01L21/3081 ,  H01L21/76224 ,  H01L27/115 ,  H01L29/66833

摘要： An integrated circuit memory system that includes: providing a substrate; forming a silicon rich charge storage layer over the substrate; forming a first isolation trench through the silicon rich charge storage layer in a first direction; and forming a second isolation trench through the silicon rich charge storage layer in a second direction.

摘要翻译： 一种集成电路存储器系统，包括：提供衬底; 在所述衬底上形成富硅电荷存储层; 通过富硅电荷存储层沿第一方向形成第一隔离沟槽; 以及在第二方向上通过富硅电荷存储层形成第二隔离沟槽。

公开(公告)号：US07863128B1

公开(公告)日：2011-01-04

申请号：US11049855

申请日：2005-02-04

申请人： Joong Jeon ,  Takashi Whitney Orimoto ,  Robert B. Ogle ,  Harpreet Sachar ,  Wei Zheng

发明人： Joong Jeon ,  Takashi Whitney Orimoto ,  Robert B. Ogle ,  Harpreet Sachar ,  Wei Zheng

IPC分类号： H01L21/8234

CPC分类号： H01L29/792 ,  G11C16/0475 ,  H01L21/28282 ,  H01L27/11568

摘要： A memory device may include a substrate, a first dielectric layer formed over the substrate and a charge storage element formed over the first dielectric layer. The memory device may also include a second dielectric layer formed over the charge storage element and a third dielectric layer formed over the second dielectric layer. The third dielectric layer may have a high dielectric constant and may be deposited at a relatively high temperature. A control gate may be formed over the third dielectric layer.

摘要翻译： 存储器件可以包括衬底，形成在衬底上的第一电介质层和形成在第一介电层上的电荷存储元件。 存储器件还可以包括形成在电荷存储元件上的第二电介质层和形成在第二介电层上的第三电介质层。 第三电介质层可以具有高介电常数并且可以在较高的温度下沉积。 控制栅极可以形成在第三介电层上。

公开(公告)号：US20080150011A1

公开(公告)日：2008-06-26

申请号：US11958646

申请日：2007-12-18

申请人： Simon Siu-Sing Chan ,  Lei Xue ,  YouSeok Suh ,  Amol Ramesh Joshi ,  Hidehiko Shiraiwa ,  Harpreet Sachar ,  Kuo-Tung Chang ,  Connie Pin Chin Wang ,  Paul R. Besser ,  Shenqing Fang ,  Meng Ding ,  Takashi Orimoto ,  Wei Zheng ,  Fred TK Cheung

发明人： Simon Siu-Sing Chan ,  Lei Xue ,  YouSeok Suh ,  Amol Ramesh Joshi ,  Hidehiko Shiraiwa ,  Harpreet Sachar ,  Kuo-Tung Chang ,  Connie Pin Chin Wang ,  Paul R. Besser ,  Shenqing Fang ,  Meng Ding ,  Takashi Orimoto ,  Wei Zheng ,  Fred TK Cheung

IPC分类号： H01L27/115 ,  H01L21/8247

CPC分类号： H01L27/11568 ,  H01L27/105 ,  H01L27/11573

摘要： A method for forming an integrated circuit system is provided including forming a substrate having a core region and a periphery region, forming a charge storage stack over the substrate in the core region, forming a gate stack with a stack header having a metal portion over the substrate in the periphery region, and forming a memory system with the stack header over the charge storage stack.

摘要翻译： 提供一种用于形成集成电路系统的方法，包括形成具有芯区域和周边区域的衬底，在芯区域中的衬底上形成电荷存储堆叠，形成具有堆叠集管的栅极堆叠，堆叠集束具有金属部分 衬底，并且在电荷存储堆叠上形成具有堆叠头的存储器系统。

公开(公告)号：US08642441B1

公开(公告)日：2014-02-04

申请号：US11639667

申请日：2006-12-15

申请人： Tim Thurgate ,  Shenqing Fang ,  Kuo-Tung Chang ,  YouSeok Suh ,  Meng Ding ,  Hidehiko Shiraiwa ,  Amol Joshi ,  Harpreet Sachar ,  David Matsumoto ,  Lovejeet Singh ,  Chih-Yuh Yang

发明人： Tim Thurgate ,  Shenqing Fang ,  Kuo-Tung Chang ,  YouSeok Suh ,  Meng Ding ,  Hidehiko Shiraiwa ,  Amol Joshi ,  Harpreet Sachar ,  David Matsumoto ,  Lovejeet Singh ,  Chih-Yuh Yang

IPC分类号： H01L21/76

CPC分类号： H01L27/11563 ,  H01L21/28282 ,  H01L21/76232 ,  H01L21/823481 ,  H01L27/11568 ,  H01L29/66833

摘要： A method for fabricating a memory device with a self-aligned trap layer and rounded active region corners is disclosed. In the present invention, an STI process is performed before any of the charge-trapping and top-level layers are formed. Immediately after the STI process, the sharp corners of the active regions are exposed. Because these sharp corners are exposed at this time, they are available to be rounded through any number of known rounding techniques. Rounding the corners improves the performance characteristics of the memory device. Subsequent to the rounding process, the charge-trapping structure and other layers can be formed by a self-aligned process.

摘要翻译： 公开了一种用于制造具有自对准陷阱层和圆形有源区域拐角的存储器件的方法。 在本发明中，在形成电荷捕获层和顶层之前进行STI工艺。 STI过程之后立即暴露有源区域的尖角。 因为这些尖角在这个时候被曝光，所以它们可以通过任何数量的已知的四舍五入技术进行四舍五入。 四舍五入改善了存储设备的性能特征。 在舍入处理之后，电荷捕获结构和其它层可以通过自对准工艺形成。

公开(公告)号：US08143661B2

公开(公告)日：2012-03-27

申请号：US11539984

申请日：2006-10-10

申请人： Shenqing Fang ,  Rinji Sugino ,  Jayendra Bhakta ,  Takashi Orimoto ,  Hiroyuki Nansei ,  Yukio Hayakawa ,  Takayuki Maruyama ,  Hidehiko Shiraiwa ,  Kuo-Tung Chang ,  Lei Xue ,  Meng Ding ,  Amol Ramesh Joshi ,  YouSeok Suh ,  Harpreet Sachar

发明人： Shenqing Fang ,  Rinji Sugino ,  Jayendra Bhakta ,  Takashi Orimoto ,  Hiroyuki Nansei ,  Yukio Hayakawa ,  Takayuki Maruyama ,  Hidehiko Shiraiwa ,  Kuo-Tung Chang ,  Lei Xue ,  Meng Ding ,  Amol Ramesh Joshi ,  YouSeok Suh ,  Harpreet Sachar

IPC分类号： H01L29/792

CPC分类号： H01L29/792 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11568

摘要： A memory cell system is provided including a first insulator layer over a semiconductor substrate, a charge trap layer over the first insulator layer, and slot where the charge trap layer includes a second insulator layer having the characteristic of being grown.

摘要翻译： 提供一种存储单元系统，包括半导体衬底上的第一绝缘体层，第一绝缘体层上的电荷陷阱层和电荷陷阱层包括具有生长特性的第二绝缘体层的槽。

公开(公告)号：US20080121981A1

公开(公告)日：2008-05-29

申请号：US11469164

申请日：2006-08-31

申请人： Hidehiko Shiraiwa ,  YouSeok Suh ,  Harpreet Sachar ,  Satoshi Torii

发明人： Hidehiko Shiraiwa ,  YouSeok Suh ,  Harpreet Sachar ,  Satoshi Torii

IPC分类号： H01L29/792 ,  H01L21/336

CPC分类号： H01L29/792 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11568

摘要： A memory system is provided including forming a memory gate stack having a charge trap layer over a semiconductor substrate, forming a protection layer to cover the memory gate stack, and forming a protection enclosure for the charge trap layer with the protection layer and the memory gate stack.

摘要翻译： 提供了一种存储器系统，包括形成在半导体衬底上具有电荷陷阱层的存储器栅极堆叠，形成覆盖存储器栅极堆叠的保护层，以及形成用于具有保护层和存储栅极的电荷陷阱层的保护外壳 堆栈

公开(公告)号：US08119477B2

公开(公告)日：2012-02-21

申请号：US11469164

申请日：2006-08-31

申请人： Hidehiko Shiraiwa ,  YouSeok Suh ,  Harpreet Sachar ,  Satoshi Torii

发明人： Hidehiko Shiraiwa ,  YouSeok Suh ,  Harpreet Sachar ,  Satoshi Torii

IPC分类号： H01L21/331

CPC分类号： H01L29/792 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11568

摘要： A memory system is provided including forming a memory gate stack having a charge trap layer over a semiconductor substrate, forming a protection layer to cover the memory gate stack, and forming a protection enclosure for the charge trap layer with the protection layer and the memory gate stack.

摘要翻译： 提供了一种存储器系统，包括形成在半导体衬底上具有电荷陷阱层的存储器栅极堆叠，形成覆盖存储器栅极堆叠的保护层，以及形成用于具有保护层和存储栅极的电荷陷阱层的保护外壳 堆栈

公开(公告)号：US20080142874A1

公开(公告)日：2008-06-19

申请号：US11611860

申请日：2006-12-16

申请人： Shenqing Fang ,  Rinji Sugino ,  Jayendra Bhakta ,  Takashi Orimoto ,  Hiroyuki Nansei ,  Yukio Hayakawa ,  Hidehiko Shiraiwa ,  Takayuki Maruyama ,  Kuo-Tung Chang ,  YouSeok Suh ,  Amol Ramesh Joshi ,  Harpreet Sachar ,  Simon Siu-Sing Chan

发明人： Shenqing Fang ,  Rinji Sugino ,  Jayendra Bhakta ,  Takashi Orimoto ,  Hiroyuki Nansei ,  Yukio Hayakawa ,  Hidehiko Shiraiwa ,  Takayuki Maruyama ,  Kuo-Tung Chang ,  YouSeok Suh ,  Amol Ramesh Joshi ,  Harpreet Sachar ,  Simon Siu-Sing Chan

IPC分类号： H01L29/792 ,  H01L21/3205

CPC分类号： H01L29/792 ,  H01L29/66833

摘要： A method for forming an integrated circuit system is provided including forming a substrate; forming a stack over the substrate, the stack having a sidewall and formed from a charge trap layer and a semi-conducting layer; and slot plane antenna oxidizing the stack for forming a protection enclosure having a protection layer along the sidewall.

摘要翻译： 提供一种用于形成集成电路系统的方法，包括：形成衬底; 在衬底上形成堆叠，所述堆叠具有侧壁并由电荷陷阱层和半导体层形成; 以及缝隙平面天线，用于氧化该叠层以形成具有沿该侧壁的保护层的保护罩。