公开(公告)号：US20080301421A1

公开(公告)日：2008-12-04

申请号：US12076879

申请日：2008-03-25

申请人： Wen-Chi Hsu ,  Zhi-Wei Yang ,  Yu-Kuang Wu ,  Jia-Jou Tsai

发明人： Wen-Chi Hsu ,  Zhi-Wei Yang ,  Yu-Kuang Wu ,  Jia-Jou Tsai

IPC分类号： G06F9/22

CPC分类号： G06F9/30181 ,  G06F9/381

摘要： A method to speed up the execution of repeatable commands and a microcontroller able to speed up the execution of repeatable commands are disclosed. When the microcontroller is to execute repeatable commands in a program, it temporarily stores repeatable commands to a storage unit. If the execution of the repeatable command loop continues, then the repeatable command loop is retrieved from the storage unit and executed at higher clock cycle frequency. At the start and end of the repeatable command loop are respectively defined by a starting point and an end point for determining whether the repeatable command loop should continue to execute. The microcontroller thereby speeds up the execution of the repeatable command and the performance thereof.

摘要翻译： 公开了一种加速执行可重复命令的方法以及能够加速可重复命令的执行的微控制器。 当微控制器在程序中执行可重复命令时，它将可重复的命令临时存储到存储单元。 如果继续执行可重复命令循环，则从存储单元检索可重复的命令循环，并以更高的时钟周期频率执行。 可重复命令循环的开始和结束分别由用于确定可重复命令循环是否应该继续执行的起点和终点定义。 因此，微控制器加速了可重复命令的执行及其性能。

公开(公告)号：US20080180133A1

公开(公告)日：2008-07-31

申请号：US11698831

申请日：2007-01-29

申请人： Wen-Chi Hsu ,  Shu-Hua Kuo ,  Jia-Jou Tsai ,  Yu-Kuang Wu ,  Zhi-Wei Yang

发明人： Wen-Chi Hsu ,  Shu-Hua Kuo ,  Jia-Jou Tsai ,  Yu-Kuang Wu ,  Zhi-Wei Yang

IPC分类号： H03K19/00 ,  G11C8/10

CPC分类号： G11C8/10

摘要： An expandable decoding circuit includes a latch unit, a latch result selecting unit, and at least one decoding circuit. The latch unit latches raw data and outputs the latch values and the latch inverse-values of the raw data. The latch result selecting unit composes the latch values and the latch inverse-values according to the target decoding value of the decoding unit to generate a pre-decoding value. The latch result selecting unit outputs the pre-decoding value to the corresponding decoding unit. The decoding circuit determines whether a decoding signal is outputted or not according to the pre-decoding value. Thereby, when a new function needs to be added to the deciding circuit, the present invention does not change the original decoding circuit and implements the decoding unit for the new function.

摘要翻译： 可扩展解码电路包括锁存单元，锁存结果选择单元和至少一个解码电路。 锁存单元锁存原始数据并输出原始数据的锁存值和锁存反向值。 锁存结果选择单元根据解码单元的目标解码值构成锁存值和锁存逆值，以生成预解码值。 锁存结果选择单元将预解码值输出到相应的解码单元。 解码电路根据预解码值确定是否输出解码信号。 因此，当需要将新功能添加到判定电路时，本发明不改变原始解码电路并实现新功能的解码单元。