利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

31 条记录 (耗时 0.025 秒)

    METHOD FOR FORMING A DUAL METAL GATE STRUCTURE
    2.
    发明申请
    METHOD FOR FORMING A DUAL METAL GATE STRUCTURE 有权
    形成双金属门结构的方法

    公开(公告)号：US20090004792A1

    公开(公告)日：2009-01-01

    申请号：US11771721

    申请日：2007-06-29

    申请人： Gauri V. Karve ,  Cristiano Capasso ,  Srikanth B. Samavedam ,  James K. Schaeffer ,  William J. Taylor, JR.

    发明人： Gauri V. Karve ,  Cristiano Capasso ,  Srikanth B. Samavedam ,  James K. Schaeffer ,  William J. Taylor, JR.

    IPC分类号： H01L21/8238

    CPC分类号： H01L21/823857 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823842

    摘要： A method for forming a semiconductor structure includes forming a channel region layer over a semiconductor layer where the semiconductor layer includes a first and a second well region, forming a protection layer over the channel region layer, forming a first gate dielectric layer over the first well region, forming a first metal gate electrode layer over the first gate dielectric, removing the protection layer, forming a second gate dielectric layer over the channel region layer, forming a second metal gate electrode layer over the second gate dielectric layer, and forming a first gate stack including a portion of each of the first gate dielectric layer and the first metal gate electrode layer over the first well region and forming a second gate stack including a portion of each of the second gate dielectric layer and the second metal gate electrode layer over the channel region layer.

    摘要翻译： 一种用于形成半导体结构的方法包括在半导体层上形成沟道区层，其中半导体层包括第一和第二阱区，在沟道区上形成保护层，在第一阱上形成第一栅极电介质层 在所述第一栅极电介质上形成第一金属栅极电极层，去除所述保护层，在所述沟道区域上形成第二栅极电介质层，在所述第二栅极介电层上方形成第二金属栅极电极层， 栅极堆叠，其包括第一阱区域上的第一栅极电介质层和第一金属栅电极层中的每一个的一部分，并且形成包括第二栅极电介质层和第二金属栅极电极层中的每一个的第二栅极堆叠， 通道区域层。

    Method for forming a dual metal gate structure
    3.
    发明授权
    Method for forming a dual metal gate structure 有权
    双金属栅极结构的形成方法

    公开(公告)号：US07666730B2

    公开(公告)日：2010-02-23

    申请号：US11771721

    申请日：2007-06-29

    申请人： Gauri V. Karve ,  Cristiano Capasso ,  Srikanth B. Samavedam ,  James K. Schaeffer ,  William J. Taylor, Jr.

    发明人： Gauri V. Karve ,  Cristiano Capasso ,  Srikanth B. Samavedam ,  James K. Schaeffer ,  William J. Taylor, Jr.

    IPC分类号： H01L21/8238

    CPC分类号： H01L21/823857 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823842

    摘要： A method for forming a semiconductor structure includes forming a channel region layer over a semiconductor layer where the semiconductor layer includes a first and a second well region, forming a protection layer over the channel region layer, forming a first gate dielectric layer over the first well region, forming a first metal gate electrode layer over the first gate dielectric, removing the protection layer, forming a second gate dielectric layer over the channel region layer, forming a second metal gate electrode layer over the second gate dielectric layer, and forming a first gate stack including a portion of each of the first gate dielectric layer and the first metal gate electrode layer over the first well region and forming a second gate stack including a portion of each of the second gate dielectric layer and the second metal gate electrode layer over the channel region layer.

    摘要翻译： 一种用于形成半导体结构的方法包括在半导体层上形成沟道区层，其中半导体层包括第一和第二阱区，在沟道区上形成保护层，在第一阱上形成第一栅极电介质层 在所述第一栅极电介质上形成第一金属栅极电极层，去除所述保护层，在所述沟道区域上形成第二栅极电介质层，在所述第二栅极介电层上方形成第二金属栅极电极层， 栅极堆叠，其包括第一阱区域上的第一栅极电介质层和第一金属栅电极层中的每一个的一部分，并且形成包括第二栅极电介质层和第二金属栅极电极层中的每一个的第二栅极堆叠， 通道区域层。

    Method for forming a dual metal gate structure
    5.
    发明授权
    Method for forming a dual metal gate structure 有权
    双金属栅极结构的形成方法

    公开(公告)号：US07445981B1

    公开(公告)日：2008-11-04

    申请号：US11771690

    申请日：2007-06-29

    申请人： Gauri V. Karve ,  Cristiano Capasso ,  Srikanth B. Samavedam ,  James K. Schaeffer ,  William J. Taylor, Jr.

    发明人： Gauri V. Karve ,  Cristiano Capasso ,  Srikanth B. Samavedam ,  James K. Schaeffer ,  William J. Taylor, Jr.

    IPC分类号： H01L21/8238

    CPC分类号： H01L21/823807 ,  H01L21/823842 ,  H01L21/823857

    摘要： A method includes forming a first gate dielectric layer over a semiconductor layer having a first and a second well region, forming a first metal gate electrode layer over the first gate dielectric, forming a sidewall protection layer over the first metal gate electrode layer and adjacent sidewalls of the first gate dielectric layer and first metal gate electrode layer, forming a channel region layer over the second well region, forming a second gate dielectric layer over the channel region layer, forming a second metal gate electrode layer, and forming a first gate stack including a portion of each of the first gate dielectric layer and first metal gate electrode layer over the first well region and forming a second gate stack including a portion of each of the second gate dielectric layer and second metal gate electrode layer over the channel region layer and over the second well region.

    摘要翻译： 一种方法包括在具有第一和第二阱区的半导体层上形成第一栅极电介质层，在第一栅极电介质上方形成第一金属栅电极层，在第一金属栅电极层和相邻侧壁上形成侧壁保护层 的第一栅介质层和第一金属栅极电极层，在第二阱区上形成沟道区，在沟道区上形成第二栅介质层，形成第二栅极电极层，形成第一栅叠层 包括第一阱区域上的第一栅极电介质层和第一金属栅极电极层中的每一个的一部分，并且形成第二栅极堆叠，其包括沟道区域上的第二栅极介电层和第二金属栅极电极层中的每一个的第二栅极堆叠 并在第二个井区域。

    A METHOD OF MAKING METAL GATE TRANSISTORS
    8.
    发明申请
    A METHOD OF MAKING METAL GATE TRANSISTORS 失效
    制造金属栅极晶体管的方法

    公开(公告)号：US20080001202A1

    公开(公告)日：2008-01-03

    申请号：US11427980

    申请日：2006-06-30

    申请人： James K. Schaeffer ,  David C. Gilmer ,  Mark V. Raymond ,  Philip J. Tobin ,  Srikanth B. Samavedam

    发明人： James K. Schaeffer ,  David C. Gilmer ,  Mark V. Raymond ,  Philip J. Tobin ,  Srikanth B. Samavedam

    IPC分类号： H01L29/94

    CPC分类号： H01L27/1203 ,  H01L21/28105 ,  H01L21/823842 ,  H01L21/84 ,  H01L29/4966 ,  H01L29/517

    摘要： A semiconductor device has a gate with three conductive layers over a high K gate dielectric. The first layer is substantially oxygen free. The work function is modulated to the desired work function by a second conductive layer in response to subsequent thermal processing. The second layer is a conductive oxygen-bearing metal. With sufficient thickness of the first layer, there is minimal penetration of oxygen from the second layer through the first layer to adversely impact the gate dielectric but sufficient penetration of oxygen to change the work function to a more desirable level. A third layer, which is metallic, is deposited over the second layer. A polysilicon layer is deposited over the third layer. The third layer prevents the polysilicon layer and the oxygen-bearing layer from reacting together.

    摘要翻译： 半导体器件具有在高K栅极电介质上的具有三个导电层的栅极。 第一层基本上是无氧的。 响应于随后的热处理，功函数被第二导电层调制到期望的功函数。 第二层是导电含氧金属。 具有足够的第一层的厚度，氧从第二层穿过第一层的最小穿透而不利地影响栅极电介质，但充分渗入氧气以将功函数改变到更理想的水平。 金属的第三层沉积在第二层上。 多晶硅层沉积在第三层上。 第三层防止多晶硅层和含氧层一起反应。

    Method of making metal gate transistors
    10.
    发明授权
    Method of making metal gate transistors 失效
    制造金属栅晶体管的方法

    公开(公告)号：US07655550B2

    公开(公告)日：2010-02-02

    申请号：US11427980

    申请日：2006-06-30

    申请人： James K. Schaeffer ,  David C. Gilmer ,  Mark V. Raymond ,  Philip J. Tobin ,  Srikanth B. Samavedam

    发明人： James K. Schaeffer ,  David C. Gilmer ,  Mark V. Raymond ,  Philip J. Tobin ,  Srikanth B. Samavedam

    IPC分类号： H01L21/4763

    CPC分类号： H01L27/1203 ,  H01L21/28105 ,  H01L21/823842 ,  H01L21/84 ,  H01L29/4966 ,  H01L29/517

    摘要： A semiconductor device has a gate with three conductive layers over a high K gate dielectric. The first layer is substantially oxygen free. The work function is modulated to the desired work function by a second conductive layer in response to subsequent thermal processing. The second layer is a conductive oxygen-bearing metal. With sufficient thickness of the first layer, there is minimal penetration of oxygen from the second layer through the first layer to adversely impact the gate dielectric but sufficient penetration of oxygen to change the work function to a more desirable level. A third layer, which is metallic, is deposited over the second layer. A polysilicon layer is deposited over the third layer. The third layer prevents the polysilicon layer and the oxygen-bearing layer from reacting together.

    摘要翻译： 半导体器件具有在高K栅极电介质上的具有三个导电层的栅极。 第一层基本上是无氧的。 响应于随后的热处理，功函数被第二导电层调制到期望的功函数。 第二层是导电含氧金属。 具有足够的第一层的厚度，氧从第二层穿过第一层的最小穿透而不利地影响栅极电介质，但充分渗入氧气以将功函数改变到更理想的水平。 金属的第三层沉积在第二层上。 多晶硅层沉积在第三层上。 第三层防止多晶硅层和含氧层一起反应。