公开(公告)号：US08074110B2

公开(公告)日：2011-12-06

申请号：US12224108

申请日：2006-02-28

申请人： Xavier Vera ,  Osman Unsal ,  Oguz Ergin ,  Jaume Abella ,  Antonio González

发明人： Xavier Vera ,  Osman Unsal ,  Oguz Ergin ,  Jaume Abella ,  Antonio González

IPC分类号： G06F11/00

CPC分类号： G06F1/206 ,  G06F9/5061 ,  G06F9/5094 ,  G06F11/202 ,  Y02D10/22

摘要： In one embodiment, the present invention includes a method for identifying available cores of a many-core processor, allocating a first subset of the cores to an enabled state and a second subset of the cores to a spare state, and storing information regarding the allocation in a storage. The allocation of cores to the enables state may be based on a temperature-aware algorithm, in certain embodiments. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于识别多核处理器的可用核心的方法，将核心的第一子集分配给启用状态，将核心的第二子集分配到备用状态，以及存储关于分配的信息 在一个存储。 在某些实施例中，将核分配到启用状态可以基于温度感知算法。 描述和要求保护其他实施例。

公开(公告)号：US08402310B2

公开(公告)日：2013-03-19

申请号：US13284086

申请日：2011-10-28

申请人： Xavier Vera ,  Oguz Ergin ,  Osman Unsal ,  Jaume Abella ,  Antonio González

发明人： Xavier Vera ,  Oguz Ergin ,  Osman Unsal ,  Jaume Abella ,  Antonio González

IPC分类号： G06F11/00 ,  G06F11/14

CPC分类号： G06F11/008 ,  G06F11/1497

摘要： In one embodiment, the present invention includes a method for determining a vulnerability level for an instruction executed in a processor, and re-executing the instruction if the vulnerability level is above a threshold. The vulnerability level may correspond to a soft error likelihood for the instruction while the instruction is in the processor. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于确定在处理器中执行的指令的漏洞级别的方法，以及如果漏洞级别高于阈值则重新执行该指令。 漏洞级别可能对应于指令在处理器中时指令的软错误可能性。 描述和要求保护其他实施例。

公开(公告)号：US08151094B2

公开(公告)日：2012-04-03

申请号：US12086357

申请日：2005-12-30

申请人： Xavier Vera ,  Jaume Abella ,  Osman Unsal ,  Oguz Ergin ,  Antonio González

发明人： Xavier Vera ,  Jaume Abella ,  Osman Unsal ,  Oguz Ergin ,  Antonio González

IPC分类号： G06F11/30

CPC分类号： G06F11/008 ,  G01R31/2846

摘要： The present invention includes a method for obtaining dynamic operating parameter information of a semiconductor device such as a processor, determining dynamic usage of the device, either as a whole or for one or more portions thereof, based on the dynamic operating parameter information, and dynamically estimating a remaining lifetime of the device based on the dynamic usage. Depending on the estimated remaining lifetime, the device may be controlled in a desired manner.

摘要翻译： 本发明包括一种用于获得诸如处理器的半导体器件的动态操作参数信息的方法，基于动态操作参数信息来确定整个或一个或多个部分的设备的动态使用，并动态地 基于动态使用估计设备的剩余寿命。 根据估计的剩余寿命，可以以期望的方式控制装置。

公开(公告)号：US20120047398A1

公开(公告)日：2012-02-23

申请号：US13284086

申请日：2011-10-28

申请人： Xavier Vera ,  Oguz Ergin ,  Osman Unsal ,  Jaume Abella ,  Antonio González

发明人： Xavier Vera ,  Oguz Ergin ,  Osman Unsal ,  Jaume Abella ,  Antonio González

IPC分类号： G06F11/14

CPC分类号： G06F11/008 ,  G06F11/1497

摘要： In one embodiment, the present invention includes a method for determining a vulnerability level for an instruction executed in a processor, and re-executing the instruction if the vulnerability level is above a threshold. The vulnerability level may correspond to a soft error likelihood for the instruction while the instruction is in the processor. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于确定在处理器中执行的指令的漏洞级别的方法，以及如果漏洞级别高于阈值则重新执行该指令。 漏洞级别可能对应于指令在处理器中时指令的软错误可能性。 描述和要求保护其他实施例。

公开(公告)号：US08090996B2

公开(公告)日：2012-01-03

申请号：US12224762

申请日：2006-03-31

申请人： Xavier Vera ,  Oguz Ergin ,  Osman Unsal ,  Jaume Abella ,  Antonio González

发明人： Xavier Vera ,  Oguz Ergin ,  Osman Unsal ,  Jaume Abella ,  Antonio González

IPC分类号： G06F11/00 ,  G06F11/30

CPC分类号： G06F11/008 ,  G06F11/1497

摘要： In one embodiment, the present invention includes a method for determining a vulnerability level for an instruction executed in a processor, and re-executing the instruction if the vulnerability level is above a threshold. The vulnerability level may correspond to a soft error likelihood for the instruction while the instruction is in the processor. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于确定在处理器中执行的指令的漏洞级别的方法，以及如果漏洞级别高于阈值则重新执行该指令。 漏洞级别可能对应于指令在处理器中时指令的软错误可能性。 描述和要求保护其他实施例。

公开(公告)号：US20090287909A1

公开(公告)日：2009-11-19

申请号：US12086357

申请日：2005-12-30

申请人： Xavier Vera ,  Jaume Abella ,  Osman Unsal ,  Oguz Ergin ,  Antonio Gonzalez

发明人： Xavier Vera ,  Jaume Abella ,  Osman Unsal ,  Oguz Ergin ,  Antonio Gonzalez

IPC分类号： G06F15/00

CPC分类号： G06F11/008 ,  G01R31/2846

摘要： In one embodiment, the present invention includes a method for obtaining dynamic operating parameter information of a semiconductor device such as a processor, determining dynamic usage of the device, either as a whole or for one or more portions thereof, based on the dynamic operating parameter information, and dynamically estimating a remaining lifetime of the device based on the dynamic usage. Depending on the estimated remaining lifetime, the device may be controlled in a desired manner. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于获得诸如处理器的半导体器件的动态操作参数信息的方法，基于动态操作参数确定设备的整体或一个或多个部分的动态使用 信息，并基于动态使用动态估计设备的剩余寿命。 根据估计的剩余寿命，可以以期望的方式控制装置。 描述和要求保护其他实施例。

公开(公告)号：US20090113240A1

公开(公告)日：2009-04-30

申请号：US12224762

申请日：2006-03-31

申请人： Xavier Vera ,  Oguz Ergin ,  Osman Unsal ,  Jaume Abella ,  Antonio Gonzalez

发明人： Xavier Vera ,  Oguz Ergin ,  Osman Unsal ,  Jaume Abella ,  Antonio Gonzalez

IPC分类号： G06F11/14 ,  G06F11/28

CPC分类号： G06F11/008 ,  G06F11/1497

摘要： In one embodiment, the present invention includes a method for determining a vulnerability level for an instruction executed in a processor, and re-executing the instruction if the vulnerability level is above a threshold. The vulnerability level may correspond to a soft error likelihood for the instruction while the instruction is in the processor. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于确定在处理器中执行的指令的漏洞级别的方法，以及如果漏洞级别高于阈值则重新执行该指令。 漏洞级别可能对应于指令在处理器中时指令的软错误可能性。 描述和要求保护其他实施例。

公开(公告)号：US20090094481A1

公开(公告)日：2009-04-09

申请号：US12224108

申请日：2006-02-28

申请人： Xavier Vera ,  Osman Unsal ,  Oguz Ergin ,  Jaume Abella ,  Antonio Gonzalez

发明人： Xavier Vera ,  Osman Unsal ,  Oguz Ergin ,  Jaume Abella ,  Antonio Gonzalez

IPC分类号： G06F9/50 ,  G06F11/20

CPC分类号： G06F1/206 ,  G06F9/5061 ,  G06F9/5094 ,  G06F11/202 ,  Y02D10/22

摘要： In one embodiment, the present invention includes a method for identifying available cores of a many-core processor, allocating a first subset of the cores to an enabled state and a second subset of the cores to a spare state, and storing information regarding the allocation in a storage. The allocation of cores to the enables state may be based on a temperature-aware algorithm, in certain embodiments. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于识别多核处理器的可用核心的方法，将核心的第一子集分配给启用状态，将核心的第二子集分配到备用状态，以及存储关于分配的信息 在一个存储。 在某些实施例中，将核分配到启用状态可以基于温度感知算法。 描述和要求保护其他实施例。

公开(公告)号：US07558992B2

公开(公告)日：2009-07-07

申请号：US10563169

申请日：2005-10-10

申请人： Oguz Ergin ,  Osman Unsal ,  Xavier Vera ,  Antonio González

发明人： Oguz Ergin ,  Osman Unsal ,  Xavier Vera ,  Antonio González

IPC分类号： G06F11/00

CPC分类号： G06F11/1008 ,  G06F11/1666

摘要： Embodiments of apparatuses and methods for reducing the soft error vulnerability of stored data are disclosed. In one embodiment, an apparatus includes storage logic, determination logic, and selection logic. The determination logic is to determine a condition of a dataword. The storage logic includes logic to store a first portion of the dataword, a second portion of the dataword, and a result generated by the determination logic. The selection logic is to select, based on the contents of the storage logic to store the result, either the contents of the storage logic to store the second portion of the dataword, or a replacement value. The replacement value depends on the contents of a predetermined bit of the storage logic to store the first portion of the dataword.

摘要翻译： 公开了用于减少存储数据的软错误脆弱性的装置和方法的实施例。 在一个实施例中，一种装置包括存储逻辑，确定逻辑和选择逻辑。 确定逻辑是确定数据字的条件。 存储逻辑包括用于存储数据字的第一部分，数据字的第二部分以及由确定逻辑产生的结果的逻辑。 选择逻辑是基于用于存储结果的存储逻辑的内容来选择存储逻辑的内容来存储数据字的第二部分或替换值。 替换值取决于存储逻辑的预定位的内容以存储数据字的第一部分。

公开(公告)号：US07447054B2

公开(公告)日：2008-11-04

申请号：US11611344

申请日：2006-12-15

申请人： Jaume Abella ,  Xavier Vera ,  Osman Unsal ,  Antonio Gonzalez

发明人： Jaume Abella ,  Xavier Vera ,  Osman Unsal ,  Antonio Gonzalez

IPC分类号： G11C17/00

CPC分类号： G11C11/412 ,  G11C11/56

摘要： An NBTI-resilient memory cell is made up of a ring of multiple NAND gates. The NAND gates are arranged such that one of the NAND gates has a “0” in its output, while the remaining NAND gates have a “1” in their outputs. PMOS transistors within the memory cell experience less degradation than in inverter-based memory cells. Guard-banding to account for transistor degradation may be mitigated, or the operating frequency of the memory cell may be increased.

摘要翻译： NBTI弹性存储单元由多个NAND门的环组成。 NAND门被布置成使得一个NAND门在其输出中具有“0”，而其余的NAND门在其输出中具有“1”。 存储器单元内的PMOS晶体管比基于逆变器的存储单元中的PMOS晶体管的衰减更少。 可以减轻保护带以解决晶体管劣化，或者可以增加存储单元的工作频率。