公开(公告)号：US08507957B2

公开(公告)日：2013-08-13

申请号：US13098925

申请日：2011-05-02

申请人： Yung-Chin Hou ,  Shyue-Shyh Lin ,  Li-Chun Tien ,  Shu-Min Chen ,  Pin-Dai Sue

发明人： Yung-Chin Hou ,  Shyue-Shyh Lin ,  Li-Chun Tien ,  Shu-Min Chen ,  Pin-Dai Sue

IPC分类号： H01L23/48 ,  H01L21/768 ,  H01L29/41

CPC分类号： H01L27/11807 ,  H01L23/5286 ,  H01L27/0207 ,  H01L2027/11881 ,  H01L2924/0002 ,  H01L2924/00

摘要： A circuit includes a semiconductor substrate; a bottom metal layer over the semiconductor substrate, wherein no additional metal layer is between the semiconductor substrate and the bottom metal layer; and a cell including a plug-level power rail under the bottom metal layer.

摘要翻译： 电路包括半导体衬底; 半导体衬底上的底部金属层，其中在半导体衬底和底部金属层之间没有附加的金属层; 以及在底部金属层下方包括插头级电源轨的电池。

公开(公告)号：US20120280287A1

公开(公告)日：2012-11-08

申请号：US13098925

申请日：2011-05-02

申请人： Yung-Chin Hou ,  Shyue-Shyh Lin ,  Li-Chun Tien ,  Shu-Min Chen ,  Pin-Dai Sue

发明人： Yung-Chin Hou ,  Shyue-Shyh Lin ,  Li-Chun Tien ,  Shu-Min Chen ,  Pin-Dai Sue

IPC分类号： H01L29/76 ,  H01L23/48

CPC分类号： H01L27/11807 ,  H01L23/5286 ,  H01L27/0207 ,  H01L2027/11881 ,  H01L2924/0002 ,  H01L2924/00

摘要： A circuit includes a semiconductor substrate; a bottom metal layer over the semiconductor substrate, wherein no additional metal layer is between the semiconductor substrate and the bottom metal layer; and a cell including a plug-level power rail under the bottom metal layer.

摘要翻译： 电路包括半导体衬底; 半导体衬底上的底部金属层，其中在半导体衬底和底部金属层之间没有附加的金属层; 以及在底部金属层下方包括插头级电源轨的电池。

公开(公告)号：US09312260B2

公开(公告)日：2016-04-12

申请号：US13086186

申请日：2011-04-13

申请人： Ali Keshavarzi ,  Ta-Pen Guo ,  Helen Shu-Hui Chang ,  Hsiang-Jen Tseng ,  Shyue-Shyh Lin ,  Lee-Chung Lu ,  Chung-Cheng Wu ,  Li-Chun Tien ,  Jung-Chan Yang ,  Shu-Min Chen ,  Min Cao ,  Yung-Chin Hou

发明人： Ali Keshavarzi ,  Ta-Pen Guo ,  Helen Shu-Hui Chang ,  Hsiang-Jen Tseng ,  Shyue-Shyh Lin ,  Lee-Chung Lu ,  Chung-Cheng Wu ,  Li-Chun Tien ,  Jung-Chan Yang ,  Shu-Min Chen ,  Min Cao ,  Yung-Chin Hou

IPC分类号： H01L29/76 ,  H01L27/092 ,  H01L21/8238 ,  H01L23/485 ,  H01L27/02 ,  H01L29/423 ,  H01L29/66 ,  H01L29/78

CPC分类号： H01L27/092 ,  H01L21/823871 ,  H01L23/485 ,  H01L27/0207 ,  H01L29/0649 ,  H01L29/4238 ,  H01L29/495 ,  H01L29/66545 ,  H01L29/7833 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit includes a first diffusion area for a first type transistor. The first type transistor includes a first drain region and a first source region. A second diffusion area for a second type transistor is separated from the first diffusion area. The second type transistor includes a second drain region and a second source region. A gate electrode continuously extends across the first diffusion area and the second diffusion area in a routing direction. A first metallic structure is electrically coupled with the first source region. A second metallic structure is electrically coupled with the second drain region. A third metallic structure is disposed over and electrically coupled with the first and second metallic structures. A width of the first metallic structure is substantially equal to or larger than a width of the third metallic structure.

摘要翻译： 集成电路包括用于第一类型晶体管的第一扩散区域。 第一类型晶体管包括第一漏极区域和第一源极区域。 用于第二类型晶体管的第二扩散区域与第一扩散区域分离。 第二类型晶体管包括第二漏极区域和第二源极区域。 栅电极在布线方向上连续延伸穿过第一扩散区域和第二扩散区域。 第一金属结构与第一源区电耦合。 第二金属结构与第二漏区电耦合。 第三金属结构设置在第一和第二金属结构之上并与第一和第二金属结构电耦合。 第一金属结构体的宽度基本上等于或大于第三金属结构体的宽度。

公开(公告)号：US20120032268A1

公开(公告)日：2012-02-09

申请号：US12852274

申请日：2010-08-06

申请人： Yung-Chin Hou ,  Lee-Chung Lu ,  Shyue-Shyh Lin ,  Li-Chun Tien

发明人： Yung-Chin Hou ,  Lee-Chung Lu ,  Shyue-Shyh Lin ,  Li-Chun Tien

IPC分类号： H01L27/088

CPC分类号： H01L21/823475 ,  H01L21/76816 ,  H01L29/66545

摘要： A device includes a semiconductor substrate including an active region, a gate electrode directly over the active region, and a gate contact plug over and electrically coupled to the gate electrode. The gate contact plug includes at least a portion directly over, and vertically overlapping, the active region.

摘要翻译： 一种器件包括半导体衬底，该半导体衬底包括有源区，直接在有源区上方的栅电极以及与该栅电极电连接的栅接触插塞。 栅极接触插塞包括至少一个直接在有源区域上方并且垂直重叠的部分。

公开(公告)号：US08431985B2

公开(公告)日：2013-04-30

申请号：US12852274

申请日：2010-08-06

申请人： Yung-Chin Hou ,  Lee-Chung Lu ,  Shyue-Shyh Lin ,  Li-Chun Tien

发明人： Yung-Chin Hou ,  Lee-Chung Lu ,  Shyue-Shyh Lin ,  Li-Chun Tien

IPC分类号： H01L29/66

CPC分类号： H01L21/823475 ,  H01L21/76816 ,  H01L29/66545

摘要： A device includes a semiconductor substrate including an active region, a gate electrode directly over the active region, and a gate contact plug over and electrically coupled to the gate electrode. The gate contact plug includes at least a portion directly over, and vertically overlapping, the active region.

摘要翻译： 一种器件包括半导体衬底，该半导体衬底包括有源区，直接在有源区上方的栅电极以及与该栅电极电连接的栅接触插塞。 栅极接触插塞包括至少一个直接在有源区域上方并且垂直重叠的部分。

公开(公告)号：US20120313256A1

公开(公告)日：2012-12-13

申请号：US13158175

申请日：2011-06-10

申请人： Lee-Chung Lu ,  Yuan-Te Hou ,  Shyue-Shyh Lin ,  Li-Chun Tien ,  Dian-Hau Chen

发明人： Lee-Chung Lu ,  Yuan-Te Hou ,  Shyue-Shyh Lin ,  Li-Chun Tien ,  Dian-Hau Chen

IPC分类号： H01L23/48 ,  H01L21/768

CPC分类号： H01L21/7681 ,  H01L21/31144 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76816 ,  H01L21/76877 ,  H01L23/522 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/5283 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit structure includes a semiconductor substrate, and a first metal layer over the semiconductor substrate. The first metal layer has a first minimum pitch. A second metal layer is over the first metal layer. The second metal layer has a second minimum pitch smaller than the first minimum pitch.

摘要翻译： 集成电路结构包括半导体衬底和半导体衬底上的第一金属层。 第一金属层具有第一最小间距。 第二金属层在第一金属层之上。 第二金属层具有小于第一最小间距的第二最小间距。

公开(公告)号：US08473888B2

公开(公告)日：2013-06-25

申请号：US13047419

申请日：2011-03-14

申请人： Ta-Pen Guo ,  Li-Chun Tien ,  Shyue-Shyh Lin ,  Mei-Hui Huang

发明人： Ta-Pen Guo ,  Li-Chun Tien ,  Shyue-Shyh Lin ,  Mei-Hui Huang

IPC分类号： G06F17/50

CPC分类号： G06F17/5068 ,  G06F17/505 ,  G06F2217/72

摘要： A method of designing an integrated circuit includes defining at least one dummy layer covering at least one of a portion of a first metallic layer and a portion of a second metallic layer of an integrated circuit. The second metallic layer is disposed over the first metallic layer. The first metallic layer, the second metallic layer and a gate electrode of the integrated circuit have a same routing direction. A logical operation is performed to a file corresponding to the at least one of the portion of the first metallic layer and the portion of the second metallic layer covered by the dummy layer so as to size at least one of the portion of the first metallic layer and the portion of the second metallic layer.

摘要翻译： 设计集成电路的方法包括限定覆盖第一金属层的一部分和集成电路的第二金属层的一部分中的至少一个的至少一个虚设层。 第二金属层设置在第一金属层上。 集成电路的第一金属层，第二金属层和栅电极具有相同的布线方向。 对与第一金属层的部分的至少一个和由虚设层覆盖的第二金属层的部分相对应的文件执行逻辑操作，以便使第一金属层的至少一个部分 和第二金属层的部分。

公开(公告)号：US09117882B2

公开(公告)日：2015-08-25

申请号：US13158175

申请日：2011-06-10

申请人： Lee-Chung Lu ,  Yuan-Te Hou ,  Shyue-Shyh Lin ,  Li-Chun Tien ,  Dian-Hau Chen

发明人： Lee-Chung Lu ,  Yuan-Te Hou ,  Shyue-Shyh Lin ,  Li-Chun Tien ,  Dian-Hau Chen

IPC分类号： H01L23/528 ,  H01L21/768 ,  H01L21/311

CPC分类号： H01L21/7681 ,  H01L21/31144 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76816 ,  H01L21/76877 ,  H01L23/522 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/5283 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit structure includes a semiconductor substrate, and a first metal layer over the semiconductor substrate. The first metal layer has a first minimum pitch. A second metal layer is over the first metal layer. The second metal layer has a second minimum pitch smaller than the first minimum pitch.

摘要翻译： 集成电路结构包括半导体衬底和半导体衬底上的第一金属层。 第一金属层具有第一最小间距。 第二金属层在第一金属层之上。 第二金属层具有小于第一最小间距的第二最小间距。

公开(公告)号：US08356262B1

公开(公告)日：2013-01-15

申请号：US13207506

申请日：2011-08-11

申请人： Lee-Chung Lu ,  Li-Chun Tien ,  Shyue-Shyh Lin ,  Zhe-Wei Jiang

发明人： Lee-Chung Lu ,  Li-Chun Tien ,  Shyue-Shyh Lin ,  Zhe-Wei Jiang

IPC分类号： G06F17/50 ,  H01L29/40 ,  H01L23/48 ,  H01L23/52 ,  H01L21/44

CPC分类号： G03F1/70 ,  G06F17/504 ,  G06F17/5072 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method includes selecting a cell stored in a non-transient computer readable storage medium, arranging a plurality of the cells on a model of a semiconductor device, and creating a mask for the semiconductor device based on the model of the semiconductor device. The cell is designed according to a design rule in which a first power-supply-connection via satisfies a criterion from the group consisting of: i) the first power-supply-connection via is spaced apart from a second power-supply-connection via by a distance that is greater than a threshold distance such that the cell can be fabricated by a single-photolithography single-etch process, or ii) the first power-supply-connection via is coupled to first and second substantially parallel conductive lines that extend along directly adjacent tracks.

摘要翻译： 一种方法包括：选择存储在非瞬态计算机可读存储介质中的单元，将多个单元布置在半导体器件的模型上，以及基于半导体器件的模型为半导体器件创建掩模。 电池根据设计规则设计，其中第一电源连接通孔满足以下组的标准：i）第一电源连接通孔与第二电源连接通路间隔开 距离大于阈值距离，使得可以通过单光刻单蚀刻工艺制造单元，或者ii）第一电源连接通孔耦合到第一和第二基本平行的导线，其延伸 沿着直接相邻的轨道。

公开(公告)号：US20130328131A1

公开(公告)日：2013-12-12

申请号：US13492571

申请日：2012-06-08

申请人： Chia-Yu Lu ,  Jian-Hao Chen ,  Chih-Hung Wang ,  Tung-Heng Hsieh ,  Kuo-Feng Yu ,  Chin-Shan Hou ,  Shyue-Shyh Lin

发明人： Chia-Yu Lu ,  Jian-Hao Chen ,  Chih-Hung Wang ,  Tung-Heng Hsieh ,  Kuo-Feng Yu ,  Chin-Shan Hou ,  Shyue-Shyh Lin

IPC分类号： H01L27/06 ,  H01L21/02

CPC分类号： H01L27/0629 ,  H01L21/76811 ,  H01L23/485 ,  H01L23/5228 ,  H01L27/0688 ,  H01L28/20 ,  H01L28/24 ,  H01L2924/0002 ,  H01L2924/00

摘要： Semiconductor devices, methods of manufacture thereof, and methods of forming resistors are disclosed. In one embodiment, a method of manufacturing a semiconductor device includes forming a first insulating material over a workpiece, and forming a conductive chemical compound material over the first insulating material. The conductive chemical compound material is patterned to form a resistor. A second insulating material is formed over the resistor, and the second insulating material is patterned. The patterned second insulating material is filled with a conductive material to form a first contact coupled to a first end of the resistor and to form a second contact coupled to a second end of the resistor.