公开(公告)号：US08288280B2

公开(公告)日：2012-10-16

申请号：US11780024

申请日：2007-07-19

申请人： Yung-Tai Hung ,  Chin-Tsan Yeh ,  Chin-Ta Su ,  Ling-Wu Yang ,  Tung-Han Chuang

发明人： Yung-Tai Hung ,  Chin-Tsan Yeh ,  Chin-Ta Su ,  Ling-Wu Yang ,  Tung-Han Chuang

IPC分类号： H01L21/302 ,  H01L21/461

CPC分类号： H01L21/3212 ,  H01L21/32105

摘要： A conductor removal process is described, which is applied to a substrate that has thereon a plurality of patterns and a blanket conductor layer covering the patterns. An upper portion of the blanket conductor layer entirely over the patterns is oxidized to form a dielectric layer. A CMP step is performed to remove the dielectric layer and a portion of the remaining conductor layer in turn and thereby expose the patterns.

摘要翻译： 描述了导体去除工艺，其应用于其上具有多个图案的基板和覆盖图案的覆盖层导体层。 橡皮布导体层的整个图案上方的上部被氧化以形成电介质层。 执行CMP步骤以依次去除电介质层和剩余导体层的一部分，从而暴露图案。

公开(公告)号：US20090023289A1

公开(公告)日：2009-01-22

申请号：US11780024

申请日：2007-07-19

申请人： Yung-Tai Hung ,  Chin-Tsan Yeh ,  Chin-Ta Su ,  Ling-Wu Yang ,  Tung-Han Chuang

发明人： Yung-Tai Hung ,  Chin-Tsan Yeh ,  Chin-Ta Su ,  Ling-Wu Yang ,  Tung-Han Chuang

IPC分类号： H01L21/461

CPC分类号： H01L21/3212 ,  H01L21/32105

摘要： A conductor removal process is described, which is applied to a substrate that has thereon a plurality of patterns and a blanket conductor layer covering the patterns. An upper portion of the blanket conductor layer entirely over the patterns is oxidized to form a dielectric layer. A CMP step is performed to remove the dielectric layer and a portion of the remaining conductor layer in turn and thereby expose the patterns.

摘要翻译： 描述了导体去除工艺，其应用于其上具有多个图案的基板和覆盖图案的覆盖层导体层。 橡皮布导体层的整个图案上方的上部被氧化以形成电介质层。 执行CMP步骤以依次去除电介质层和剩余导体层的一部分，从而暴露图案。

公开(公告)号：US20130241075A1

公开(公告)日：2013-09-19

申请号：US13418920

申请日：2012-03-13

申请人： Chin-Tsan Yeh ,  Chun-Fu Chen ,  Yung-Tai Hung ,  Chin-Ta Su

发明人： Chin-Tsan Yeh ,  Chun-Fu Chen ,  Yung-Tai Hung ,  Chin-Ta Su

IPC分类号： H01L21/306 ,  H01L29/30 ,  B24B49/00

CPC分类号： B24B37/013 ,  H01L21/3212 ,  H01L21/7684 ,  H01L22/12 ,  H01L22/20

摘要： Closed loop control may be used to improve uniformity of contact or via critical dimension using chemical mechanical planarization. For example, real-time closed loop control may be used to adjust oxide buffing or over-polishing time in a chemical mechanical planarization process to more uniformly and consistently achieve a target critical dimension of a semiconductor wafer.

摘要翻译： 闭环控制可用于通过化学机械平面化改善接触的均匀性或通过临界尺寸。 例如，实时闭环控制可用于在化学机械平面化工艺中调节氧化物抛光或过抛光时间，以更均匀且一致地实现半导体晶片的目标临界尺寸。

公开(公告)号：US08445982B2

公开(公告)日：2013-05-21

申请号：US13156933

申请日：2011-06-09

申请人： Chin-Tsan Yeh ,  Chun-Fu Chen ,  Yung-Tai Hung ,  Chin-Ta Su

发明人： Chin-Tsan Yeh ,  Chun-Fu Chen ,  Yung-Tai Hung ,  Chin-Ta Su

IPC分类号： H01L21/76

CPC分类号： H01L21/76232

摘要： A polysilicon structure and method of forming the polysilicon structure are disclosed, where the method includes a two-step deposition and planarization process. The disclosed process reduces the likelihood of defects such as voids, particularly where polysilicon is deposited in a trench having a high aspect ratio. A first polysilicon structure is deposited that includes a trench liner portion and a first upper portion. The trench liner portion only partially fills the trench, while the first upper portion extends over the adjacent field isolation structures. Next, at least a portion of the first upper portion of the first polysilicon structure is removed. A second polysilicon structure is then deposited that includes a trench plug portion and a second upper portion. The trench is filled by the plug portion, while the second upper portion extends over the adjacent field isolation structures. The second upper portion is then removed.

摘要翻译： 公开了多晶硅结构和形成多晶硅结构的方法，其中该方法包括两步沉积和平坦化处理。 所公开的方法降低诸如空隙的缺陷的可能性，特别是在具有高纵横比的沟槽中沉积多晶硅时。 沉积包括沟槽衬垫部分和第一上部部分的第一多晶硅结构。 沟槽衬垫部分仅部分地填充沟槽，而第一上部部分在相邻的隔离结构上延伸。 接下来，去除第一多晶硅结构的第一上部的至少一部分。 然后沉积包括沟槽塞部分和第二上部部分的第二多晶硅结构。 沟槽由插头部分填充，而第二上部部分延伸在相邻的隔离结构上。 然后移除第二个上部。

公开(公告)号：US20120313214A1

公开(公告)日：2012-12-13

申请号：US13156933

申请日：2011-06-09

申请人： Chin-Tsan Yeh ,  Chun-Fu Chen ,  Yung-Tai Hung ,  Chin-Ta Su

发明人： Chin-Tsan Yeh ,  Chun-Fu Chen ,  Yung-Tai Hung ,  Chin-Ta Su

IPC分类号： H01L29/06 ,  H01L21/762

CPC分类号： H01L21/76232

摘要： A polysilicon structure and method of forming the polysilicon structure are disclosed, where the method includes a two-step deposition and planarization process. The disclosed process reduces the likelihood of defects such as voids, particularly where polysilicon is deposited in a trench having a high aspect ratio. A first polysilicon structure is deposited that includes a trench liner portion and a first upper portion. The trench liner portion only partially fills the trench, while the first upper portion extends over the adjacent field isolation structures. Next, at least a portion of the first upper portion of the first polysilicon structure is removed. A second polysilicon structure is then deposited that includes a trench plug portion and a second upper portion. The trench is filled by the plug portion, while the second upper portion extends over the adjacent field isolation structures. The second upper portion is then removed.

摘要翻译： 公开了多晶硅结构和形成多晶硅结构的方法，其中该方法包括两步沉积和平坦化处理。 所公开的方法降低诸如空隙的缺陷的可能性，特别是在具有高纵横比的沟槽中沉积多晶硅时。 沉积包括沟槽衬垫部分和第一上部部分的第一多晶硅结构。 沟槽衬垫部分仅部分地填充沟槽，而第一上部部分在相邻的隔离结构上延伸。 接下来，去除第一多晶硅结构的第一上部的至少一部分。 然后沉积包括沟槽塞部分和第二上部部分的第二多晶硅结构。 沟槽由插塞部分填充，而第二上部部分延伸在相邻的隔离结构上。 然后移除第二个上部。

公开(公告)号：US07763517B2

公开(公告)日：2010-07-27

申请号：US11673606

申请日：2007-02-12

申请人： Chin-Tsan Yeh ,  Chih-Hsien Lo ,  Chin-Ta Su ,  Kuang-Chao Chen

发明人： Chin-Tsan Yeh ,  Chih-Hsien Lo ,  Chin-Ta Su ,  Kuang-Chao Chen

IPC分类号： H01L21/336

CPC分类号： H01L21/31053 ,  H01L22/26 ,  H01L27/115 ,  H01L27/11568

摘要： A method of forming a non-volatile memory cell is provided. The method comprises: (a) providing a substrate; (b) forming a stacking structure on the substrate, the stacking structure at least comprising an oxide-nitride-oxide layer (ONO layer) and a polysilicon layer thereon; (c) patterning the stacking structure to form a plurality of separated stacking units, each two stacking units having an aperture therebetween; (d) forming a source region and a drain region buried in the substrate at two sides of the each stacking unit; (e) forming an oxide layer in the aperture and over the stacking units; and (f) performing a chemical mechanical polishing (CMP) process to remove the oxide layer over the stacking units and outside the aperture.

摘要翻译： 提供了形成非易失性存储单元的方法。 该方法包括：（a）提供衬底; （b）在所述基板上形成堆叠结构，所述堆叠结构至少包括氧化物 - 氮化物 - 氧化物层（ONO层）和其上的多晶硅层; （c）图案化堆叠结构以形成多个分离的堆叠单元，每个两个堆叠单元在其间具有孔; （d）在每个堆叠单元的两侧形成在基板中埋设的源极区域和漏极区域; （e）在所述孔中和所述堆叠单元上形成氧化物层; 和（f）进行化学机械抛光（CMP）工艺以除去层叠单元上方的氧化物层和孔外。

公开(公告)号：US08653592B2

公开(公告)日：2014-02-18

申请号：US13291374

申请日：2011-11-08

申请人： Ming-Da Cheng ,  Chin-Tsan Yeh ,  Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

发明人： Ming-Da Cheng ,  Chin-Tsan Yeh ,  Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

IPC分类号： H01L29/78 ,  H01L29/66 ,  H01L29/76 ,  H01L29/792

CPC分类号： H01L21/76229 ,  H01L21/76205

摘要： A method of forming an isolation structure, comprising: (a) providing a base having a recess; (b) forming a stop layer on the base and in the recess; (c) forming a dielectric material on the stop layer so as to allow the rest of the recess to be filled with the dielectric material; (d) removing the dielectric material over the base by performing a chemical mechanical polishing (CMP) process until a part of the stop layer is exposed so as to form a dielectric layer in the recess; and (e) removing a part of the stop layer, wherein the another part of the stop layer and the dielectric layer filled in the recess constitute the isolation structure.

摘要翻译： 一种形成隔离结构的方法，包括：（a）提供具有凹部的基部; （b）在基座和凹槽中形成停止层; （c）在所述阻挡层上形成电介质材料，以允许所述凹部的其余部分填充所述电介质材料; （d）通过进行化学机械抛光（CMP）工艺在基底上去除电介质材料，直到一部分停止层被暴露以在凹槽中形成电介质层; 和（e）去除所述阻挡层的一部分，其中所述阻挡层的另一部分和填充在所述凹部中的所述电介质层构成所述隔离结构。

公开(公告)号：US20120049269A1

公开(公告)日：2012-03-01

申请号：US13291374

申请日：2011-11-08

申请人： Ming-Da Cheng ,  Chin-Tsan Yeh ,  Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

发明人： Ming-Da Cheng ,  Chin-Tsan Yeh ,  Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

IPC分类号： H01L29/792 ,  H01L29/06

CPC分类号： H01L21/76229 ,  H01L21/76205

摘要： A method of forming an isolation structure, comprising: (a) providing a base having a recess; (b) forming a stop layer on the base and in the recess; (c) forming a dielectric material on the stop layer so as to allow the rest of the recess to be filled with the dielectric material; (d) removing the dielectric material over the base by performing a chemical mechanical polishing (CMP) process until a part of the stop layer is exposed so as to form a dielectric layer in the recess; and (e) removing a part of the stop layer, wherein the another part of the stop layer and the dielectric layer filled in the recess constitute the isolation structure.

摘要翻译： 一种形成隔离结构的方法，包括：（a）提供具有凹部的基部; （b）在基座和凹槽中形成停止层; （c）在所述阻挡层上形成电介质材料，以允许所述凹部的其余部分填充所述电介质材料; （d）通过进行化学机械抛光（CMP）工艺在基底上去除电介质材料，直到一部分停止层被暴露以在凹槽中形成电介质层; 和（e）去除所述阻挡层的一部分，其中所述阻挡层的另一部分和填充在所述凹部中的所述电介质层构成所述隔离结构。

公开(公告)号：US20080194071A1

公开(公告)日：2008-08-14

申请号：US11673606

申请日：2007-02-12

申请人： Chin-Tsan Yeh ,  Chih-Hsien Lo ,  Chin-Ta Su ,  Kuang-Chao Chen

发明人： Chin-Tsan Yeh ,  Chih-Hsien Lo ,  Chin-Ta Su ,  Kuang-Chao Chen

IPC分类号： H01L21/306

CPC分类号： H01L21/31053 ,  H01L22/26 ,  H01L27/115 ,  H01L27/11568

摘要： A method of forming a non-volatile memory cell is provided. The method comprises: (a) providing a substrate; (b) forming a stacking structure on the substrate, the stacking structure at least comprising an oxide-nitride-oxide layer (ONO layer) and a polysilicon layer thereon; (c) patterning the stacking structure to form a plurality of separated stacking units, each two stacking units having an aperture therebetween; (d) forming a source region and a drain region buried in the substrate at two sides of the each stacking unit; (e) forming an oxide layer in the aperture and over the stacking units; and (f) performing a chemical mechanical polishing (CMP) process to remove the oxide layer over the stacking units and outside the aperture.

摘要翻译： 提供了形成非易失性存储单元的方法。 该方法包括：（a）提供衬底; （b）在所述基板上形成堆叠结构，所述堆叠结构至少包括氧化物 - 氮化物 - 氧化物层（ONO层）和其上的多晶硅层; （c）图案化堆叠结构以形成多个分离的堆叠单元，每个两个堆叠单元在其间具有孔; （d）在每个堆叠单元的两侧形成在基板中埋设的源极区域和漏极区域; （e）在所述孔中和所述堆叠单元上形成氧化物层; 和（f）进行化学机械抛光（CMP）工艺以除去层叠单元上方的氧化物层和孔外。

公开(公告)号：US08067292B2

公开(公告)日：2011-11-29

申请号：US12343633

申请日：2008-12-24

申请人： Ming-Da Cheng ,  Chin-Tsan Yeh ,  Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

发明人： Ming-Da Cheng ,  Chin-Tsan Yeh ,  Tuung Luoh ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

IPC分类号： H01L21/76

CPC分类号： H01L21/76229 ,  H01L21/76205

摘要： A method of forming an isolation structure, comprising: (a) providing a base having a recess; (b) forming a stop layer on the base and in the recess; (c) forming a dielectric material on the stop layer so as to allow the rest of the recess to be filled with the dielectric material; (d) removing the dielectric material over the base by performing a chemical mechanical polishing (CMP) process until a part of the stop layer is exposed so as to form a dielectric layer in the recess; and (e) removing a part of the stop layer, wherein the another part of the stop layer and the dielectric layer filled in the recess constitute the isolation structure.

摘要翻译： 一种形成隔离结构的方法，包括：（a）提供具有凹部的基部; （b）在基座和凹槽中形成停止层; （c）在所述阻挡层上形成电介质材料，以允许所述凹部的其余部分填充所述电介质材料; （d）通过进行化学机械抛光（CMP）工艺在基底上去除电介质材料，直到一部分停止层被暴露以在凹槽中形成电介质层; 和（e）去除所述阻挡层的一部分，其中所述阻挡层的另一部分和填充在所述凹部中的所述电介质层构成所述隔离结构。