利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

16 条记录 (耗时 0.014 秒)

    Data link module for time division multiplexing control systems
    2.
    发明授权
    Data link module for time division multiplexing control systems 失效
    用于时分复用控制系统的数据链路模块

    公开(公告)号：US5631854A

    公开(公告)日：1997-05-20

    申请号：US565511

    申请日：1995-11-30

    申请人： Robert E. Riley

    发明人： Robert E. Riley

    IPC分类号： G08C15/06 ,  G05B19/042 ,  G06F3/00 ,  G08C15/12 ,  H03K19/003 ,  H03K19/0175 ,  H04J3/00 ,  H04J3/06 ,  H04J3/14 ,  H04L12/10 ,  H04L12/40 ,  H04L12/403 ,  H04L25/02 ,  H04L25/03 ,  H04Q1/00

    CPC分类号： H04L12/40026 ,  G05B19/042 ,  G05B19/0425 ,  G08C15/12 ,  H04J3/0685 ,  H04J3/14 ,  H04L12/10 ,  H04L12/40 ,  H04L12/403 ,  H04L12/4035 ,  G05B2219/21037 ,  G05B2219/21119 ,  G05B2219/21138 ,  G05B2219/25135 ,  G05B2219/25172 ,  G05B2219/25428 ,  G05B2219/25478 ,  G05B2219/37582 ,  H04L2012/4026 ,  Y10T307/839

    摘要： A programmable data link module (32) for use in a time division multiplexing control system (30) having a plurality of modules interconnected by a bus (40) for passing control signals between data link modules on a serial multiplex basis. Each module includes an integrated circuit (80) having signal conditioning circuits (180, 186 and 188) including a programmable hysteresis circuit (126), a power on reset delay circuit (190), a safety input inhibit circuit (220), a clock loss detect circuit (240), a safety output protection circuit (262), a data verifier (260), a polarity selector for a third output terminal (350), an input synchronizer (182 and 184), a combined mode/sync output terminal (110), a multiplex clock output terminal (108), a programing circuit (232) for accepting programming over the clock bus (44) and data bus (46), input/output word extender circuits (104, 106), a high voltage protection circuit (420) including a transistor (600) and a data bus integrity checker (630).

    摘要翻译： 一种用于时分复用控制系统（30）的可编程数据链路模块（32），具有通过总线（40）互连的多个模块，用于在串行多路复用的基础上在数据链路模块之间传递控制信号。 每个模块包括具有信号调理电路（180,186和188）的集成电路（80），包括可编程滞后电路（126），上电复位延迟电路（190），安全输入禁止电路（220），时钟 损耗检测电路（240），安全输出保护电路（262），数据验证器（260），第三输出端子（350）的极性选择器，输入同步器（182和184），组合模式/同步输出 终端（110），复用时钟输出端（108），用于接受通过时钟总线（44）和数据总线（46）编程的编程电路（232），输入/输出字扩展器电路（104,106） 包括晶体管（600）和数据总线完整性校验器（630）的高压保护电路（420）。

    Data link module for time division multiplexing control systems
    7.
    发明授权
    Data link module for time division multiplexing control systems 失效
    用于时分复用控制系统的数据链路模块

    公开(公告)号：US5684343A

    公开(公告)日：1997-11-04

    申请号：US565509

    申请日：1995-11-30

    申请人： Robert E. Riley

    发明人： Robert E. Riley

    IPC分类号： G08C15/06 ,  G05B19/042 ,  G06F3/00 ,  G08C15/12 ,  H03K19/003 ,  H03K19/0175 ,  H04J3/00 ,  H04J3/06 ,  H04J3/14 ,  H04L12/10 ,  H04L12/40 ,  H04L12/403 ,  H04L25/02 ,  H04L25/03 ,  H02B1/24

    CPC分类号： H04L12/40026 ,  G05B19/042 ,  G05B19/0425 ,  G08C15/12 ,  H04J3/0685 ,  H04J3/14 ,  H04L12/10 ,  H04L12/40 ,  H04L12/403 ,  H04L12/4035 ,  G05B2219/21037 ,  G05B2219/21119 ,  G05B2219/21138 ,  G05B2219/25135 ,  G05B2219/25172 ,  G05B2219/25428 ,  G05B2219/25478 ,  G05B2219/37582 ,  H04L2012/4026 ,  Y10T307/839

    摘要： A programmable data link module (32) for use in a time division multiplexing control system (30) having a plurality of modules interconnected by a bus (40) for passing control signals between data link modules on a serial multiplex basis. Each module includes an integrated circuit (80) having signal conditioning circuits (180, 186 and 188) including a programmable hysteresis circuit (126), a power on reset delay circuit (190), a safety input inhibit circuit (220), a clock loss detect circuit (240), a safety output protection circuit (262), a data verifier (260), a polarity selector for a third output terminal (350), an input synchronizer (182 and 184), a combined mode/sync output terminal (110), a multiplex clock output terminal (108), a programming circuit (232) for accepting programming over the clock bus (44) and data bus (46), input/output word extender circuits (104, 106), a high voltage protection circuit (420) including a transistor (600) and a data bus integrity checker (630).

    摘要翻译： 一种用于时分复用控制系统（30）的可编程数据链路模块（32），具有通过总线（40）互连的多个模块，用于在串行多路复用的基础上在数据链路模块之间传递控制信号。 每个模块包括具有信号调理电路（180,186和188）的集成电路（80），包括可编程滞后电路（126），上电复位延迟电路（190），安全输入禁止电路（220），时钟 损耗检测电路（240），安全输出保护电路（262），数据验证器（260），第三输出端子（350）的极性选择器，输入同步器（182和184），组合模式/同步输出 终端（110），多路复用时钟输出端（108），用于接受通过时钟总线（44）和数据总线（46）编程的编程电路（232），输入/输出字扩展器电路（104,106） 包括晶体管（600）和数据总线完整性校验器（630）的高压保护电路（420）。

    Data link module for time division multiplexing control systems
    8.
    发明授权
    Data link module for time division multiplexing control systems 失效
    用于时分复用控制系统的数据链路模块

    公开(公告)号：US5553070A

    公开(公告)日：1996-09-03

    申请号：US305253

    申请日：1994-09-13

    申请人： Robert E. Riley

    发明人： Robert E. Riley

    IPC分类号： G08C15/06 ,  G05B19/042 ,  G06F3/00 ,  G08C15/12 ,  H03K19/003 ,  H03K19/0175 ,  H04J3/00 ,  H04J3/06 ,  H04J3/14 ,  H04L12/10 ,  H04L12/40 ,  H04L12/403 ,  H04L25/02 ,  H04L25/03 ,  H04J3/02

    CPC分类号： H04L12/40026 ,  G05B19/042 ,  G05B19/0425 ,  G08C15/12 ,  H04J3/0685 ,  H04J3/14 ,  H04L12/10 ,  H04L12/40 ,  H04L12/403 ,  H04L12/4035 ,  G05B2219/21037 ,  G05B2219/21119 ,  G05B2219/21138 ,  G05B2219/25135 ,  G05B2219/25172 ,  G05B2219/25428 ,  G05B2219/25478 ,  G05B2219/37582 ,  H04L2012/4026 ,  Y10T307/839

    摘要： A programmable data link module (32) for use in a time division multiplexing control system (30) having a plurality of modules interconnected by a bus (40) for passing control signals between data link modules on a serial multiplex basis. Each module includes an integrated circuit (80) having signal conditioning circuits (180, 186 and 188) including a programmable hysteresis circuit (126), a power on reset delay circuit (190), a safety input inhibit circuit (220), a clock loss detect circuit (240), a safety output protection circuit (262), a data verifier (260), a polarity selector for a third output terminal (350), an input synchronizer (182 and 184), a combined mode/sync output terminal (110), a multiplex clock output terminal (108), a programming circuit (232) for accepting programming over the clock bus (44) and data bus (46), input/output word extender circuits (104, 106), a high voltage protection circuit (420) including a transistor (600) and a data bus integrity checker (630).

    摘要翻译： 一种用于时分复用控制系统（30）的可编程数据链路模块（32），具有通过总线（40）互连的多个模块，用于在串行多路复用的基础上在数据链路模块之间传递控制信号。 每个模块包括具有信号调理电路（180,186和188）的集成电路（80），包括可编程滞后电路（126），上电复位延迟电路（190），安全输入禁止电路（220），时钟 损耗检测电路（240），安全输出保护电路（262），数据验证器（260），第三输出端子（350）的极性选择器，输入同步器（182和184），组合模式/同步输出 终端（110），多路复用时钟输出端（108），用于接受通过时钟总线（44）和数据总线（46）编程的编程电路（232），输入/输出字扩展器电路（104,106） 包括晶体管（600）和数据总线完整性校验器（630）的高压保护电路（420）。

    MOTION CONTROL SYSTEM WITH DIGITAL PROCESSING LINK
    9.
    发明申请
    MOTION CONTROL SYSTEM WITH DIGITAL PROCESSING LINK 审中-公开
    具有数字处理功能的运动控制系统

    公开(公告)号：US20110208361A1

    公开(公告)日：2011-08-25

    申请号：US13062526

    申请日：2009-09-04

    申请人： Stephen F. Hildebrand ,  Douglas Swanson ,  Matthew Ferguson ,  Matthew A. Smith

    发明人： Stephen F. Hildebrand ,  Douglas Swanson ,  Matthew Ferguson ,  Matthew A. Smith

    IPC分类号： G05D19/02 ,  G06F1/26

    CPC分类号： G05B19/404 ,  G05B2219/25135

    摘要： A digital processing link for a vibration control system collects sensor signals at a transfer station and combines the sensor signals into a collective signal that is transmitted under a digital communications protocol to a base station. The sensor signals are separated at the base station and individually processed to produce one or more output control signals to actuators for counteracting the measured vibration.

    摘要翻译： 用于振动控制系统的数字处理链路在传送站处收集传感器信号，并将传感器信号组合成在数字通信协议下传送到基站的集合信号。 传感器信号在基站处被分离并被单独处理以产生一个或多个输出控制信号给致动器以抵消测量的振动。

    Logic input circuit with energy transfer with input voltage matching
    10.
    发明授权
    Logic input circuit with energy transfer with input voltage matching 失效
    逻辑输入电路，具有输入电压匹配的能量传输

    公开(公告)号：US06605957B1

    公开(公告)日：2003-08-12

    申请号：US09831518

    申请日：2001-08-03

    申请人： Patrick Piron ,  Richard Drevon ,  Olivier Francois

    发明人： Patrick Piron ,  Richard Drevon ,  Olivier Francois

    IPC分类号： H02M3335

    CPC分类号： G05B19/4185 ,  G05B19/0423 ,  G05B2219/25056 ,  G05B2219/25135 ,  G05B2219/31106 ,  Y02P90/18

    摘要： A logic input circuit for an industrial equipment automatic control system supplied by a DC voltage source, in particular a battery (16), comprises a voltage step-up energy converter (12) composed of an inductance coil (L) and a switching transistor (TR), connected to the input (E1) of the circuit (10); a logic level detector (DL) having a optocoupler; and a clock circuit (H) controlling the transistor (TR) by adjusting the frequency or the duty cycle to perform voltage matching with the signals applied to the input (E1), and also the value of the voltage surge generated in logic high state (1) by the inductance coil (L) when switching of the transistor (TR) to the off state takes place.

    摘要翻译： 由DC电压源，特别是电池（16）提供的用于工业设备自动控制系统的逻辑输入电路包括由电感线圈（L）和开关晶体管（L）组成的升压能量转换器（12） TR），连接到电路（10）的输入（E1）; 具有光耦合器的逻辑电平检测器（DL）; 以及通过调节频率或占空比来控制晶体管（TR）的时钟电路（H），以与施加到输入端（E1）的信号进行电压匹配，以及在逻辑高状态下产生的电压浪涌的值（ 1）当晶体管（TR）切换到断开状态时，电感线圈（L）发生。