公开(公告)号：US08838776B2

公开(公告)日：2014-09-16

申请号：US12194057

申请日：2008-08-19

申请人： Fridolin Faist

发明人： Fridolin Faist

IPC分类号： G06F15/173 ,  G06F1/14 ,  G05B19/042

CPC分类号： G05B19/042 ,  G05B2219/25478 ,  G05B2219/25479 ,  G06F1/14 ,  H04J3/0667

摘要： A method is based on a communication- and data network for the automatic time synchronization of field devices, namely fill-level measuring devices and pressure measuring devices as well as field-device control units. The method comprises the steps of: determining a current time value by the field device or by the field-device control unit, and providing a desired value in a central server. Furthermore, the method comprises the following steps: comparing the current time value with the desired value, and setting the current time value to the desired value when the desired value differs from the current time value by more than a predetermined threshold value.

摘要翻译： 一种基于用于现场设备的自动时间同步的通信和数据网络的方法，即填充水平测量设备和压力测量设备以及现场设备控制单元。 该方法包括以下步骤：由现场设备或现场设备控制单元确定当前时间值，并在中央服务器中提供期望值。 此外，该方法包括以下步骤：将当前时间值与期望值进行比较，并且当期望值与当前时间值不同超过预定阈值时将当前时间值设置为期望值。

公开(公告)号：US5764647A

公开(公告)日：1998-06-09

申请号：US565000

申请日：1995-11-30

申请人： Robert E. Riley

发明人： Robert E. Riley

IPC分类号： G08C15/06 ,  G05B19/042 ,  G06F3/00 ,  G08C15/12 ,  H03K19/003 ,  H03K19/0175 ,  H04J3/00 ,  H04J3/06 ,  H04J3/14 ,  H04L12/10 ,  H04L12/40 ,  H04L12/403 ,  H04L25/02 ,  H04L25/03

CPC分类号： H04L12/40026 ,  G05B19/042 ,  G05B19/0425 ,  G08C15/12 ,  H04J3/0685 ,  H04J3/14 ,  H04L12/10 ,  H04L12/40 ,  H04L12/403 ,  H04L12/4035 ,  G05B2219/21037 ,  G05B2219/21119 ,  G05B2219/21138 ,  G05B2219/25135 ,  G05B2219/25172 ,  G05B2219/25428 ,  G05B2219/25478 ,  G05B2219/37582 ,  H04L2012/4026 ,  Y10T307/839

摘要： A programmable data link module (32) for use in a time division multiplexing control system (30) having a plurality of modules interconnected by a bus (40) for passing control signals between data link modules on a serial multiplex basis. Each module includes an integrated circuit (80) having signal conditioning circuits (180, 186 and 188) including a programmable hysteresis circuit (126), a power on reset delay circuit (190), a safety input inhibit circuit (220), a clock loss detect circuit (240), a safety output protection circuit (262), a data verifier (260), a polarity selector for a third output terminal (350), an input synchronizer (182 and 184), a combined mode/sync output terminal (110), a multiplex clock output terminal (108), a programming circuit (232) for accepting programming over the clock bus (44) and data bus (46), input/output word extender circuits (104, 106), a high voltage protection circuit (420) including a transistor (600) and a data bus integrity checker (630).

公开(公告)号：US5631854A

公开(公告)日：1997-05-20

申请号：US565511

申请日：1995-11-30

申请人： Robert E. Riley

发明人： Robert E. Riley

IPC分类号： G08C15/06 ,  G05B19/042 ,  G06F3/00 ,  G08C15/12 ,  H03K19/003 ,  H03K19/0175 ,  H04J3/00 ,  H04J3/06 ,  H04J3/14 ,  H04L12/10 ,  H04L12/40 ,  H04L12/403 ,  H04L25/02 ,  H04L25/03 ,  H04Q1/00

CPC分类号： H04L12/40026 ,  G05B19/042 ,  G05B19/0425 ,  G08C15/12 ,  H04J3/0685 ,  H04J3/14 ,  H04L12/10 ,  H04L12/40 ,  H04L12/403 ,  H04L12/4035 ,  G05B2219/21037 ,  G05B2219/21119 ,  G05B2219/21138 ,  G05B2219/25135 ,  G05B2219/25172 ,  G05B2219/25428 ,  G05B2219/25478 ,  G05B2219/37582 ,  H04L2012/4026 ,  Y10T307/839

摘要： A programmable data link module (32) for use in a time division multiplexing control system (30) having a plurality of modules interconnected by a bus (40) for passing control signals between data link modules on a serial multiplex basis. Each module includes an integrated circuit (80) having signal conditioning circuits (180, 186 and 188) including a programmable hysteresis circuit (126), a power on reset delay circuit (190), a safety input inhibit circuit (220), a clock loss detect circuit (240), a safety output protection circuit (262), a data verifier (260), a polarity selector for a third output terminal (350), an input synchronizer (182 and 184), a combined mode/sync output terminal (110), a multiplex clock output terminal (108), a programing circuit (232) for accepting programming over the clock bus (44) and data bus (46), input/output word extender circuits (104, 106), a high voltage protection circuit (420) including a transistor (600) and a data bus integrity checker (630).

摘要翻译： 一种用于时分复用控制系统（30）的可编程数据链路模块（32），具有通过总线（40）互连的多个模块，用于在串行多路复用的基础上在数据链路模块之间传递控制信号。 每个模块包括具有信号调理电路（180,186和188）的集成电路（80），包括可编程滞后电路（126），上电复位延迟电路（190），安全输入禁止电路（220），时钟 损耗检测电路（240），安全输出保护电路（262），数据验证器（260），第三输出端子（350）的极性选择器，输入同步器（182和184），组合模式/同步输出 终端（110），复用时钟输出端（108），用于接受通过时钟总线（44）和数据总线（46）编程的编程电路（232），输入/输出字扩展器电路（104,106） 包括晶体管（600）和数据总线完整性校验器（630）的高压保护电路（420）。

公开(公告)号：US07343437B2

公开(公告)日：2008-03-11

申请号：US11282167

申请日：2005-11-18

申请人： Rigobert Kynast ,  Bernard Schneider

发明人： Rigobert Kynast ,  Bernard Schneider

IPC分类号： G06F13/00 ,  G06F1/12

CPC分类号： H04J3/0682 ,  G05B2219/25478 ,  H04J3/0661

摘要： A synchronization method, a control system and a slave unit for the time synchronization of at least two slave units, in which the slave units and the master unit are connected by two signal lines. A signal transmitted by the master unit returns to the master unit after passing through all the slave units. Two independent counters are provided in each slave unit, these counters being activated by reception of a reference signal transmitted by the master unit. The first time counter counts the time since the receipt of the reference signal via the first signal line and the second time counter counts the time since the receipt of the reference signal via the second signal line. The counter contents are read out as soon as the sum of the counter contents reaches a signal throughput time transmitted previously by the master unit.

摘要翻译： 用于通过两个信号线连接从单元和主单元的至少两个从单元的时间同步的同步方法，控制系统和从单元。 由主单元发送的信号在通过所有从单元后返回到主单元。 在每个从单元中提供两个独立的计数器，这些计数器通过接收由主单元发送的参考信号来激活。 第一时间计数器计数经由第一信号线接收参考信号之后的时间，并且第二时间计数器对经由第二信号线接收到参考信号之后的时间进行计数。 只要计数器内容的总和达到主单元先前发送的信号吞吐时间，计数器内容就被读出。

公开(公告)号：US20060129864A1

公开(公告)日：2006-06-15

申请号：US11282167

申请日：2005-11-18

申请人： Rigobert Kynast ,  Bernard Schneider

发明人： Rigobert Kynast ,  Bernard Schneider

IPC分类号： G06F1/12

CPC分类号： H04J3/0682 ,  G05B2219/25478 ,  H04J3/0661

摘要： A synchronization method, a control system and a slave unit for the time synchronization of at least two slave units, in which the slave units and the master unit are connected by two signal lines. A signal transmitted by the master unit returns to the master unit after passing through all the slave units. Two independent counters are provided in each slave unit, these counters being activated by reception of a reference signal transmitted by the master unit. The first time counter counts the time since the receipt of the reference signal via the first signal line and the second time counter counts the time since the receipt of the reference signal via the second signal line. The counter contents are read out as soon as the sum of the counter contents reaches a signal throughput time transmitted previously by the master unit.

摘要翻译： 用于通过两个信号线连接从单元和主单元的至少两个从单元的时间同步的同步方法，控制系统和从单元。 由主单元发送的信号在通过所有从单元后返回到主单元。 在每个从单元中提供两个独立的计数器，这些计数器通过接收由主单元发送的参考信号来激活。 第一时间计数器计数经由第一信号线接收参考信号之后的时间，并且第二时间计数器对经由第二信号线接收到参考信号之后的时间进行计数。 只要计数器内容的总和达到主单元先前发送的信号吞吐时间，计数器内容就被读出。

公开(公告)号：US20020131454A1

公开(公告)日：2002-09-19

申请号：US09950171

申请日：2002-02-12

发明人： Michael Franke ,  Steffen Hellmich ,  Martin Kiesel ,  Guido Seeger ,  Bernhard Weissbach

IPC分类号： H04J003/06

CPC分类号： H04J3/0652 ,  G05B19/042 ,  G05B2219/25428 ,  G05B2219/25472 ,  G05B2219/25478 ,  H04J3/0658 ,  H04L12/413

摘要： The invention relates to a synchronous clocked communication system, for example a distributed automation system, the stations of which can be arbitrary automation components and which are coupled to one another via a data network (1). Using the disclosed method for integrating decentralized input/output modules (2, 3), these decentralized input/output modules (2, 3) can be linked into the synchronous clocked communication system in such a manner that they can use their characteristics unrestrictedly. Thus, in particular, the detection of input signals and the output of output signals is possible in a deterministic and synchronous manner in the decentralized input/output modules 2, 3. In addition, the disclosed method enables input signals to be detected with an accuracy of less than the length of one communication cycle of the communication system and to support the switching of output signals in smaller time granularities than the length of one communication cycle which, in particular, finds use, e.g. for switching cams. In addition, the invention provides for synchronization for actual-value detections and nominal-value outputs of the most varied types of automation components such as, e.g. decentralized input/output modules (2, 3) and digital drives (4, 5, 6). All possible bus systems such as, e.g. field bus, professional field bus, Ethernet, industrial Ethernet, FireWire or also bus systems internal to a PC (PCI) etc. are conceivable as the data network (1) of the communication system.

摘要翻译： 本发明涉及一种同步时钟通信系统，例如分布式自动化系统，其分站自动化系统可以是任意的自动化组件，并且经由数据网络（1）彼此耦合。 使用所公开的用于集成分散式输入/输出模块（2,3）的方法，这些分散式输入/输出模块（2,3）可以以不受限制地使用其特性的方式链接到同步时钟通信系统中。 因此，特别地，输入信号的检测和输出信号的输出在分散的输入/输出模块2,3中以确定性和同步的方式是可能的。此外，所公开的方法使得能够以精确度检测输入信号 小于通信系统的一个通信周期的长度，并且支持以比特别使用的一个通信周期的长度更小的时间粒度来切换输出信号，例如 用于切换凸轮。 此外，本发明提供了用于实际值检测和多种类型的自动化组件的标称值输出的同步，例如， 分散式输入/输出模块（2,3）和数字驱动器（4,5,6）。 所有可能的总线系统，例如， 现场总线，专业现场总线，以太网，工业以太网，FireWire或PC（PCI）内部的总线系统等都可以作为通信系统的数据网络（1）。

公开(公告)号：US6072783A

公开(公告)日：2000-06-06

申请号：US986084

申请日：1997-12-08

申请人： Robert E. Riley

发明人： Robert E. Riley

IPC分类号： G08C15/06 ,  G05B19/042 ,  G06F3/00 ,  G08C15/12 ,  H03K19/003 ,  H03K19/0175 ,  H04J3/00 ,  H04J3/06 ,  H04J3/14 ,  H04L12/10 ,  H04L12/40 ,  H04L12/403 ,  H04L25/02 ,  H04L25/03 ,  H03L7/00

CPC分类号： H04L12/40026 ,  G05B19/042 ,  G05B19/0425 ,  G08C15/12 ,  H04J3/0685 ,  H04J3/14 ,  H04L12/10 ,  H04L12/40 ,  H04L12/403 ,  H04L12/4035 ,  G05B2219/21037 ,  G05B2219/21119 ,  G05B2219/21138 ,  G05B2219/25135 ,  G05B2219/25172 ,  G05B2219/25428 ,  G05B2219/25478 ,  G05B2219/37582 ,  H04L2012/4026

摘要： A programmable data link module is used on a time division multiplex data bus. The module is functional as an input device, an output device, or both as an input and output device. It can receive data from the data bus during the selected time slot for a selected number of frames to control output devices connected to it. The data link module includes an input circuit for generating a data output signal data to the data bus in response to the input signals from an input device coupled to the module. The input circuit includes a programmable input communication mode selector, allowing the data bus and the data link module to function with or without a host computer. The mode selector provides simplex or duplex.

摘要翻译： 可编程数据链路模块用于时分复用数据总线。 该模块作为输入设备，输出设备或两者都用作输入和输出设备。 它可以在选定时间段内从数据总线接收数据，以选择数量的帧来控制连接到它的输出设备。 数据链路模块包括用于响应于来自耦合到模块的输入设备的输入信号而向数据总线产生数据输出信号数据的输入电路。 输入电路包括可编程输入通信模式选择器，允许数据总线和数据链路模块在主机或不带主机的情况下工作。 模式选择器提供单工或双工。

公开(公告)号：US5907539A

公开(公告)日：1999-05-25

申请号：US564846

申请日：1995-11-30

申请人： Robert E. Riley

发明人： Robert E. Riley

IPC分类号： G08C15/06 ,  G05B19/042 ,  G06F3/00 ,  G08C15/12 ,  H03K19/003 ,  H03K19/0175 ,  H04J3/00 ,  H04J3/06 ,  H04J3/14 ,  H04L12/10 ,  H04L12/40 ,  H04L12/403 ,  H04L25/02 ,  H04L25/03

CPC分类号： H04L12/40026 ,  G05B19/042 ,  G05B19/0425 ,  G08C15/12 ,  H04J3/0685 ,  H04J3/14 ,  H04L12/10 ,  H04L12/40 ,  H04L12/403 ,  H04L12/4035 ,  G05B2219/21037 ,  G05B2219/21119 ,  G05B2219/21138 ,  G05B2219/25135 ,  G05B2219/25172 ,  G05B2219/25428 ,  G05B2219/25478 ,  G05B2219/37582 ,  H04L2012/4026 ,  Y10T307/839

摘要： A programmable data link module is used on a time division multiplex data bus. The module is functional as an input device, an output device, or both as an input or output device. It can receive data from the data bus during a selected time slot for selected number of frames to control output devices connected to it. The data link module includes an input circuit for generating a data output signal data to the data bus in response to input signals from in input device coupled to the module. The input circuit includes a programmable input communication mode selector, allowing the data bus and the data link module to function with or without a host computer. The mode selector provides simplex or duplex.

摘要翻译： 可编程数据链路模块用于时分复用数据总线。 该模块作为输入设备，输出设备或两者都用作输入或输出设备。 它可以在所选择的帧数的选定时隙内从数据总线接收数据，以控制与其连接的输出设备。 数据链路模块包括输入电路，用于响应于耦合到模块的输入设备中的输入信号，向数据总线产生数据输出信号数据。 输入电路包括可编程输入通信模式选择器，允许数据总线和数据链路模块在主机或不带主机的情况下工作。 模式选择器提供单工或双工。

公开(公告)号：US5852611A

公开(公告)日：1998-12-22

申请号：US565367

申请日：1995-11-30

申请人： Robert E. Riley

发明人： Robert E. Riley

IPC分类号： G08C15/06 ,  G05B19/042 ,  G06F3/00 ,  G08C15/12 ,  H03K19/003 ,  H03K19/0175 ,  H04J3/00 ,  H04J3/06 ,  H04J3/14 ,  H04L12/10 ,  H04L12/40 ,  H04L12/403 ,  H04L25/02 ,  H04L25/03

CPC分类号： H04L12/40026 ,  G05B19/042 ,  G05B19/0425 ,  G08C15/12 ,  H04J3/0685 ,  H04J3/14 ,  H04L12/10 ,  H04L12/40 ,  H04L12/403 ,  H04L12/4035 ,  G05B2219/21037 ,  G05B2219/21119 ,  G05B2219/21138 ,  G05B2219/25135 ,  G05B2219/25172 ,  G05B2219/25428 ,  G05B2219/25478 ,  G05B2219/37582 ,  H04L2012/4026 ,  Y10T307/839

摘要： A programmable data link module for use with a time division multiplex data bus includes an input and a high voltage protection circuit to prevent outputting of data to the data bus under several different operation conditions. These include programming of the data link module and verification of the programming. The data link module also inhibits the outputting of data signals to the data bus in response to changes of the input signals from a local input device until the power to the data link module has stabilized for a preselected period of time. The high voltage protection circuit protects the data link module from excessive overvoltage from other devices connected to the data bus.

摘要翻译： 一种与时分多路复用数据总线一起使用的可编程数据链路模块包括一个输入和一个高压保护电路，以防止在几种不同的操作条件下将数据输出到数据总线。 这些包括数据链接模块的编程和编程的验证。 响应于来自本地输入设备的输入信号的变化，数据链路模块还禁止向数据总线输出数据信号，直到数据链路模块的电源已经稳定了预选的时间段。 高压保护电路可保护数据链路模块免受与数据总线连接的其他设备的过压。

公开(公告)号：US5726988A

公开(公告)日：1998-03-10

申请号：US565462

申请日：1995-11-30

申请人： Robert E. Riley

发明人： Robert E. Riley

IPC分类号： G08C15/06 ,  G05B19/042 ,  G06F3/00 ,  G08C15/12 ,  H03K19/003 ,  H03K19/0175 ,  H04J3/00 ,  H04J3/06 ,  H04J3/14 ,  H04L12/10 ,  H04L12/40 ,  H04L12/403 ,  H04L25/02 ,  H04L25/03

CPC分类号： H04L12/40026 ,  G05B19/042 ,  G05B19/0425 ,  G08C15/12 ,  H04J3/0685 ,  H04J3/14 ,  H04L12/10 ,  H04L12/40 ,  H04L12/403 ,  H04L12/4035 ,  G05B2219/21037 ,  G05B2219/21119 ,  G05B2219/21138 ,  G05B2219/25135 ,  G05B2219/25172 ,  G05B2219/25428 ,  G05B2219/25478 ,  G05B2219/37582 ,  H04L2012/4026 ,  Y10T307/839

摘要： A programmable data link module is used on a time division multiplex data bus having a repetitive time frame, each time frame having a plurality of time slots. The module receives data from the data bus during a selected time slot for a selected number of frames. The data link module includes a data verifier for storing the received data during the selected frames and inhibits outputting of data signals to the data bus until a repetitive occurrence of the received data over the selected number of frames has been verified.

摘要翻译： 在具有重复时间帧的时分复用数据总线上使用可编程数据链路模块，每个时间帧具有多个时隙。 模块在所选择的帧数的选定时隙内从数据总线接收数据。 数据链路模块包括一个数据验证器，用于在所选择的帧期间存储所接收的数据，并且禁止将数据信号输出到数据总线，直到经过所选择的帧数的重复出现的数据被验证。