公开(公告)号：WO2017048662A1

公开(公告)日：2017-03-23

申请号：PCT/US2016/051424

申请日：2016-09-13

Applicant: MICROSOFT TECHNOLOGY LICENSING, LLC

Inventor： BURGER, Douglas C. ,  SMITH, Aaron L.

IPC: G06F9/38

CPC classification number: G06F9/3016 ,  G06F9/268 ,  G06F9/30007 ,  G06F9/30021 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30047 ,  G06F9/3005 ,  G06F9/30058 ,  G06F9/30072 ,  G06F9/30076 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30098 ,  G06F9/30101 ,  G06F9/30105 ,  G06F9/3013 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/30189 ,  G06F9/32 ,  G06F9/321 ,  G06F9/345 ,  G06F9/35 ,  G06F9/355 ,  G06F9/3557 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3822 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3842 ,  G06F9/3848 ,  G06F9/3851 ,  G06F9/3853 ,  G06F9/3855 ,  G06F9/3859 ,  G06F9/3867 ,  G06F9/3891 ,  G06F9/466 ,  G06F9/528 ,  G06F11/36 ,  G06F11/3648 ,  G06F11/3656 ,  G06F12/0806 ,  G06F12/0811 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/1009 ,  G06F13/4221 ,  G06F15/7867 ,  G06F15/80 ,  G06F15/8007 ,  G06F2212/452 ,  G06F2212/602 ,  G06F2212/604 ,  G06F2212/62 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/151

Abstract: Apparatus and methods are disclosed for example computer processors that are based on a hybrid dataflow execution model. Embodiments of the disclosed technology use read instructions to retrieve a value from a specified register in the register file of the processor architecture and send the value for use by one or more targets (e.g., other instructions in the instruction block). The read instruction may be predicated such that the instruction is only executed when a predicate condition is satisfied. In some examples of the disclosed technology, a compiler for such processors performs an analysis of the source and/or object code being compiled in order to determine whether operation(s) along conditional paths can be executed before or concurrently with determination of a condition on which the conditional operation(s) depend, thus improving processor efficiency.

Abstract translation: 公开了装置和方法，例如基于混合数据流执行模型的计算机处理器。 所公开技术的实施例使用读取指令来从处理器架构的寄存器文件中的指定寄存器检索值，并发送一个或多个目标（例如，指令块中的其他指令）使用的值。 读取指令可以被假定为仅当满足谓词条件时才执行指令。 在所公开的技术的一些示例中，用于这种处理器的编译器对正被编译的源和/或目标代码进行分析，以便确定沿着条件路径的操作是否可以在确定条件之前或同时执行 条件操作取决于哪些，从而提高处理器的效率。

公开(公告)号：WO2017048660A1

公开(公告)日：2017-03-23

申请号：PCT/US2016/051422

申请日：2016-09-13

Applicant: MICROSOFT TECHNOLOGY LICENSING, LLC

Inventor： BURGER, Douglas C. ,  SMITH, Aaron L.

IPC: G06F12/0806 ,  G06F9/38

CPC classification number: G06F9/3016 ,  G06F9/268 ,  G06F9/30007 ,  G06F9/30021 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30047 ,  G06F9/3005 ,  G06F9/30058 ,  G06F9/30072 ,  G06F9/30076 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30098 ,  G06F9/30101 ,  G06F9/30105 ,  G06F9/3013 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/30189 ,  G06F9/32 ,  G06F9/321 ,  G06F9/345 ,  G06F9/35 ,  G06F9/355 ,  G06F9/3557 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3822 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3842 ,  G06F9/3848 ,  G06F9/3851 ,  G06F9/3853 ,  G06F9/3855 ,  G06F9/3859 ,  G06F9/3867 ,  G06F9/3891 ,  G06F9/466 ,  G06F9/528 ,  G06F11/36 ,  G06F11/3648 ,  G06F11/3656 ,  G06F12/0806 ,  G06F12/0811 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/1009 ,  G06F13/4221 ,  G06F15/7867 ,  G06F15/80 ,  G06F15/8007 ,  G06F2212/452 ,  G06F2212/602 ,  G06F2212/604 ,  G06F2212/62 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/151

Abstract: Systems, apparatuses, and methods related to a block-based processor core composition register are disclosed. In one example of the disclosed technology, a processor can include a plurality of block-based processor cores for executing a program including a plurality of instruction blocks. A respective block-based processor core can include one or more sharable resources and a programmable composition control register. The programmable composition control register can be used to configure which resources of the one or more sharable resources are shared with other processor cores of the plurality of processor cores.

Abstract translation: 公开了与基于块的处理器核心组合寄存器相关的系统，装置和方法。 在所公开的技术的一个示例中，处理器可以包括多个基于块的处理器核，用于执行包括多个指令块的程序。 相应的基于块的处理器核心可以包括一个或多个可共享资源和可编程组合控制寄存器。 可编程组合控制寄存器可用于配置一个或多个可共享资源的哪些资源与多个处理器核的其他处理器核共享。

公开(公告)号：WO2017048656A1

公开(公告)日：2017-03-23

申请号：PCT/US2016/051417

申请日：2016-09-13

Applicant: MICROSOFT TECHNOLOGY LICENSING, LLC

Inventor： BURGER, Douglas C. ,  SMITH, Aaron L.

IPC: G06F12/0806 ,  G06F9/38

CPC classification number: G06F9/3016 ,  G06F9/268 ,  G06F9/30007 ,  G06F9/30021 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30047 ,  G06F9/3005 ,  G06F9/30058 ,  G06F9/30072 ,  G06F9/30076 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30098 ,  G06F9/30101 ,  G06F9/30105 ,  G06F9/3013 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/30189 ,  G06F9/32 ,  G06F9/321 ,  G06F9/345 ,  G06F9/35 ,  G06F9/355 ,  G06F9/3557 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3822 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3842 ,  G06F9/3848 ,  G06F9/3851 ,  G06F9/3853 ,  G06F9/3855 ,  G06F9/3859 ,  G06F9/3867 ,  G06F9/3891 ,  G06F9/466 ,  G06F9/528 ,  G06F11/36 ,  G06F11/3648 ,  G06F11/3656 ,  G06F12/0806 ,  G06F12/0811 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/1009 ,  G06F13/4221 ,  G06F15/7867 ,  G06F15/80 ,  G06F15/8007 ,  G06F2212/452 ,  G06F2212/602 ,  G06F2212/604 ,  G06F2212/62 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/151

Abstract: Distinct system registers for logical processors are disclosed. In one example of the disclosed technology, a processor includes a plurality of block-based physical processor cores for executing a program comprising a plurality of instruction blocks. The processor also includes a thread scheduler configured to schedule a thread of the program for execution, the thread using the one or more instruction blocks. The processor further includes at least one system register. The at least one system register stores data indicating a number and placement of the plurality of physical processor cores to form a logical processor. The logical processor executes the scheduled thread. The logical processor is configured to execute the thread in a continuous instruction window.

Abstract translation: 公开了用于逻辑处理器的不同系统寄存器。 在所公开的技术的一个示例中，处理器包括用于执行包括多个指令块的程序的多个基于块的物理处理器核。 处理器还包括线程调度器，其被配置为调度用于执行的程序的线程，线程使用一个或多个指令块。 处理器还包括至少一个系统寄存器。 所述至少一个系统寄存器存储指示多个物理处理器核的数量和布置的数据，以形成逻辑处理器。 逻辑处理器执行调度的线程。 逻辑处理器被配置为在连续指令窗口中执行线程。

公开(公告)号：WO2017048652A1

公开(公告)日：2017-03-23

申请号：PCT/US2016/051413

申请日：2016-09-13

Applicant: MICROSOFT TECHNOLOGY LICENSING, LLC

Inventor： BURGER, Douglas C. ,  SMITH, Aaron L.

IPC: G06F9/38 ,  G06F9/30 ,  G06F9/345

CPC classification number: G06F9/3016 ,  G06F9/268 ,  G06F9/30007 ,  G06F9/30021 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30047 ,  G06F9/3005 ,  G06F9/30058 ,  G06F9/30072 ,  G06F9/30076 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30098 ,  G06F9/30101 ,  G06F9/30105 ,  G06F9/3013 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/30189 ,  G06F9/32 ,  G06F9/321 ,  G06F9/345 ,  G06F9/35 ,  G06F9/355 ,  G06F9/3557 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3822 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3842 ,  G06F9/3848 ,  G06F9/3851 ,  G06F9/3853 ,  G06F9/3855 ,  G06F9/3859 ,  G06F9/3867 ,  G06F9/3891 ,  G06F9/466 ,  G06F9/528 ,  G06F11/36 ,  G06F11/3648 ,  G06F11/3656 ,  G06F12/0806 ,  G06F12/0811 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/1009 ,  G06F13/4221 ,  G06F15/7867 ,  G06F15/80 ,  G06F15/8007 ,  G06F2212/452 ,  G06F2212/602 ,  G06F2212/604 ,  G06F2212/62 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/151

Abstract: Apparatus and methods are disclosed for dynamic nullification of memory access instructions, such as memory store instructions. In some examples of the disclosed technology, an apparatus can include memory and one or more block-based processor cores. One of the cores can include an execution unit configured to execute memory access instructions comprising a plurality of memory load and/or memory store instructions contained in an instruction block. The core can also include a hardware structure storing data for at least one predicate instruction in the instruction block, the data identifying whether one or more of the memory store instructions will issue if a condition of the predicate instruction is satisfied. The core may further include a control unit configured to control issuing of the memory access instructions to the execution unit based at least in a part on the hardware structure data.

Abstract translation: 公开了用于存储器访问指令的动态无效的装置和方法，诸如存储器存储指令。 在所公开技术的一些示例中，装置可以包括存储器和一个或多个基于块的处理器核。 核心之一可以包括被配置为执行存储器访问指令的执行单元，该存储器访问指令包括包含在指令块中的多个存储器加载和/或存储器存储指令。 核心还可以包括存储指令块中的至少一个谓词指令的数据的硬件结构，如果满足谓词指令的条件，则识别存储器存储指令中的一个或多个是否将发出的数据。 核心可以进一步包括控制单元，其被配置为至少部分地基于硬件结构数据来控制向执行单元发出存储器访问指令。

公开(公告)号：WO2017048651A1

公开(公告)日：2017-03-23

申请号：PCT/US2016/051412

申请日：2016-09-13

Applicant: MICROSOFT TECHNOLOGY LICENSING, LLC

Inventor： BURGER, Douglas C. ,  SMITH, Aaron L.

IPC: G06F12/0806 ,  G06F9/38

CPC classification number: G06F9/3016 ,  G06F9/268 ,  G06F9/30007 ,  G06F9/30021 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30047 ,  G06F9/3005 ,  G06F9/30058 ,  G06F9/30072 ,  G06F9/30076 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30098 ,  G06F9/30101 ,  G06F9/30105 ,  G06F9/3013 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/30189 ,  G06F9/32 ,  G06F9/321 ,  G06F9/345 ,  G06F9/35 ,  G06F9/355 ,  G06F9/3557 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3822 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3842 ,  G06F9/3848 ,  G06F9/3851 ,  G06F9/3853 ,  G06F9/3855 ,  G06F9/3859 ,  G06F9/3867 ,  G06F9/3891 ,  G06F9/466 ,  G06F9/528 ,  G06F11/36 ,  G06F11/3648 ,  G06F11/3656 ,  G06F12/0806 ,  G06F12/0811 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/1009 ,  G06F13/4221 ,  G06F15/7867 ,  G06F15/80 ,  G06F15/8007 ,  G06F2212/452 ,  G06F2212/602 ,  G06F2212/604 ,  G06F2212/62 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/151

Abstract: Apparatus and methods are disclosed for example computer processors that are based on a hybrid dataflow execution model. In particular embodiments, a processor core in a block-based processor comprises: one or more functional units configured to perform functions using one or more operands; an instruction window comprising buffers configured to store individual instructions for execution by the processor core, the instruction window including one or more operand buffers for an individual instruction configured to store operand values; a control unit configured to execute the instructions in the instruction window and control operation of the one or more functional units; and a broadcast value store comprising a plurality of buffers dedicated to storing broadcast values, each buffer of the broadcast value store being associated with a respective broadcast channel from among a plurality of available broadcast channels.

Abstract translation: 公开了装置和方法，例如基于混合数据流执行模型的计算机处理器。 在特定实施例中，基于块的处理器中的处理器核心包括：被配置为使用一个或多个操作数执行功能的一个或多个功能单元; 指令窗口，包括被配置为存储由处理器核心执行的单独指令的缓冲器，所述指令窗口包括用于存储操作数值的单独指令的一个或多个操作数缓冲器; 控制单元，被配置为执行所述指令窗口中的指令并控制所述一个或多个功能单元的操作; 以及广播值存储器，包括专用于存储广播值的多个缓冲器，广播值存储器的每个缓冲器与多个可用广播信道中的相应广播信道相关联。

公开(公告)号：WO2017048641A1

公开(公告)日：2017-03-23

申请号：PCT/US2016/051402

申请日：2016-09-13

Applicant: MICROSOFT TECHNOLOGY LICENSING, LLC

Inventor： BURGER, Douglas C. ,  SMITH, Aaron L.

IPC: G06F9/38 ,  G06F9/30

CPC classification number: G06F9/3016 ,  G06F9/268 ,  G06F9/30007 ,  G06F9/30021 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30047 ,  G06F9/3005 ,  G06F9/30058 ,  G06F9/30072 ,  G06F9/30076 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30098 ,  G06F9/30101 ,  G06F9/30105 ,  G06F9/3013 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/30189 ,  G06F9/32 ,  G06F9/321 ,  G06F9/345 ,  G06F9/35 ,  G06F9/355 ,  G06F9/3557 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3822 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3842 ,  G06F9/3848 ,  G06F9/3851 ,  G06F9/3853 ,  G06F9/3855 ,  G06F9/3859 ,  G06F9/3867 ,  G06F9/3891 ,  G06F9/466 ,  G06F9/528 ,  G06F11/36 ,  G06F11/3648 ,  G06F11/3656 ,  G06F12/0806 ,  G06F12/0811 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/1009 ,  G06F13/4221 ,  G06F15/7867 ,  G06F15/80 ,  G06F15/8007 ,  G06F2212/452 ,  G06F2212/602 ,  G06F2212/604 ,  G06F2212/62 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/151

Abstract: Apparatus and methods are disclosed for nullifying memory store instructions identified in a target field of a nullification instruction. In some examples of the disclosed technology, an apparatus can include memory and one or more block-based processor cores configured to fetch and execute a plurality of instruction blocks. One of the cores can include a control unit configured, based at least in part on receiving a nullification instruction, to obtain an instruction identification for a memory access instruction of a plurality of memory access instructions, based on a target field of the nullification instruction. The memory access instruction associated with the instruction identification is nullified. The memory access instruction is in a first instruction block of the plurality of instruction blocks. Based on the nullified memory access instruction, a subsequent memory access instruction from the first instruction block is executed.

Abstract translation: 公开了用于使在无效指令的目标字段中标识的存储器存储指令无效的装置和方法。 在所公开技术的一些示例中，装置可以包括被配置为获取和执行多个指令块的存储器和一个或多个基于块的处理器核心。 核心之一可以包括基于至少部分地基于接收到无效指令而配置的控制单元，以基于无效指令的目标字段获得多个存储器访问指令的存储器访问指令的指令标识。 与指令识别相关联的存储器访问指令无效。 存储器访问指令位于多个指令块的第一指令块中。 基于无效存储器访问指令，执行来自第一指令块的后续存储器访问指令。

公开(公告)号：WO2017048606A1

公开(公告)日：2017-03-23

申请号：PCT/US2016/051208

申请日：2016-09-12

Applicant: MICROSOFT TECHNOLOGY LICENSING, LLC

Inventor： BURGER, Douglas C. ,  SMITH, Aaron L.

IPC: G06F9/46 ,  G06F9/52

CPC classification number: G06F9/3016 ,  G06F9/268 ,  G06F9/30007 ,  G06F9/30021 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30047 ,  G06F9/3005 ,  G06F9/30058 ,  G06F9/30072 ,  G06F9/30076 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30098 ,  G06F9/30101 ,  G06F9/30105 ,  G06F9/3013 ,  G06F9/30145 ,  G06F9/30167 ,  G06F9/30189 ,  G06F9/32 ,  G06F9/321 ,  G06F9/345 ,  G06F9/35 ,  G06F9/355 ,  G06F9/3557 ,  G06F9/3802 ,  G06F9/3804 ,  G06F9/3822 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/3842 ,  G06F9/3848 ,  G06F9/3851 ,  G06F9/3853 ,  G06F9/3855 ,  G06F9/3859 ,  G06F9/3867 ,  G06F9/3891 ,  G06F9/466 ,  G06F9/528 ,  G06F11/36 ,  G06F11/3648 ,  G06F11/3656 ,  G06F12/0806 ,  G06F12/0811 ,  G06F12/0862 ,  G06F12/0875 ,  G06F12/1009 ,  G06F13/4221 ,  G06F15/7867 ,  G06F15/80 ,  G06F15/8007 ,  G06F2212/452 ,  G06F2212/602 ,  G06F2212/604 ,  G06F2212/62 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/151

Abstract: The disclosed technology can be used for executing and committing instruction blocks of a block-based processor architecture out-of-order. In one example of the disclosed technology, an apparatus can include a plurality of block-based processor cores which can include a first group of cores and a second group of cores. The first group of cores can be configured to commit instruction blocks of the set of instruction blocks in a sequential program order. The second group of cores can be configured to commit instruction blocks of the set of instruction blocks out-of-order relative to the sequential program order.

Abstract translation: 所公开的技术可以用于执行和提交无序的基于块的处理器架构的指令块。 在所公开的技术的一个示例中，设备可以包括多个基于块的处理器核，其可以包括第一组核和第二组核。 第一组核心可以被配置为以顺序的程序顺序提交该组指令块的指令块。 可以将第二组核心配置为相对于顺序程序顺序提交指令块集无序的指令块。

公开(公告)号：WO2015144585A1

公开(公告)日：2015-10-01

申请号：PCT/EP2015/055942

申请日：2015-03-20

Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION ,  IBM UNITED KINGDOM LIMITED

Inventor： HELLER, Lisa, Cranton ,  BUSABA, Fadi, Yusuf ,  FARRELL, Mark

IPC: G06F9/455 ,  G06F9/30 ,  G06F9/38 ,  G06F9/50

CPC classification number: G06F9/45558 ,  G06F9/3009 ,  G06F9/30189 ,  G06F9/3851 ,  G06F9/45533 ,  G06F9/5077 ,  G06F2009/4557

Abstract: According to one aspect, a computer system includes a configuration with a machine enabled to operate in a single thread (ST) mode and a multithreading (MT) mode. In addition, the machine includes physical threads. The machine is configured to perform a method that includes issuing a start-virtual-execution (start- VE) instruction to dispatch a guest entity having multiple logical threads on the core. The guest entity includes all or a part of a guest virtual machine (VM), and issuing is performed by a host running on one of the physical threads on the core in the ST mode. The executing of the start- VE instruction by the machine includes mapping each of the logical threads to a corresponding one of the physical threads, initializing each of the mapped physical threads with a state of the corresponding logical thread, and starting execution of the guest entity on the core in MT mode.

Abstract translation: 根据一个方面，计算机系统包括具有能够以单线程（ST）模式和多线程（MT））模式操作的机器的配置。 另外，机器包括物理线程。 该机器被配置为执行一种方法，该方法包括发出启动虚拟执行（start-VE）指令以分配在核心上具有多个逻辑线程的客体实体。 客体实体包括来宾虚拟机（VM）的全部或部分，并且由在ST模式下在核心上的物理线程之一上运行的主机执行发布。 由机器执行起始VE指令包括将每个逻辑线程映射到对应的一个物理线程，用对应的逻辑线程的状态初始化每个映射的物理线程，并开始执行客体实体 在MT模式的核心。

公开(公告)号：WO2015144421A1

公开(公告)日：2015-10-01

申请号：PCT/EP2015/054731

申请日：2015-03-06

Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION ,  IBM UNITED KINGDOM LIMITED

Inventor： HELLER, Lisa, Cranton ,  KUBALA, Jeffrey, Paul ,  BUSABA, Fadi, Yusuf ,  BRADBURY, Jonathan, David ,  FARRELL, Mark ,  OSISEK, Damian, Leo ,  GREINER, Dan ,  SLEGEL, Timothy ,  SCHMIDT, Donald, William ,  GAINEY, Charles ,  JACOBI, Christian

IPC: G06F9/48 ,  G06F9/30 ,  G06F9/50

CPC classification number: G06F9/3009 ,  G06F9/30174 ,  G06F9/3851 ,  G06F9/45533 ,  G06F9/45545 ,  G06F9/4843 ,  G06F9/5027 ,  G06F9/5077 ,  G06F2009/45575 ,  G06F2209/5018

Abstract: Embodiments relate to multithreading in a computer. An aspect is a computer including a configuration having a core which includes physical threads and is operable in single thread (ST) and multithreading (MT) modes. The computer also includes a host program configured to execute in the ST mode on the core to issue a start-virtual-execution (start-VE) instruction to dispatch a guest entity which includes a guest virtual machine (VM). The start-VE instruction is executed by the core and includes obtaining a state description, having a guest state, from a location specified by the start-VE instruction. The execution includes determining, based on the guest state, whether the guest entity includes a single guest thread or multiple guest threads, and starting the guest threads in the MT mode or ST mode based on the guest state and a determination of whether the guest entity includes a single guest thread or multiple guest threads.

Abstract translation: 实施例涉及计算机中的多线程。 一个方面是包括具有包括物理线程的核心并且可以在单线程（ST）和多线程（MT））模式中操作的配置的计算机。 计算机还包括被配置为以核心的ST模式执行的主机程序，以发出启动虚拟执行（start-VE）指令来分派包括来宾虚拟机（VM）的客体实体。 start-VE指令由核心执行，并且包括从由start-VE指令指定的位置获得具有来宾状态的状态描述。 该执行包括基于访客状态来确定客体实体是否包括单个客户线程或多个客户线程，并且基于客体状态来启动MT模式或ST模式的客用线程，以及确定客体实体 包括单个客户线程或多个客户线程。

公开(公告)号：WO2015136765A1

公开(公告)日：2015-09-17

申请号：PCT/JP2014/078758

申请日：2014-10-29

Applicant: 株式会社日立製作所

Inventor： 花井　知広 ,  牛嶋　一智 ,  田中　剛 ,  青木　英郎 ,  友田　敦

IPC: G06F17/30 ,  G06F9/50 ,  G06F9/52 ,  G06F12/00

CPC classification number: G06F17/30424 ,  G06F9/30043 ,  G06F9/3009 ,  G06F9/355 ,  G06F17/30 ,  G06F17/30327 ,  G06F17/30477

Abstract: 　複数のスレッドを処理するプロセッサと、メモリと、を備えてデータベースを提供する計算機で、前記データベースのインデクスツリーを探索するインデクスツリーの探索方法であって、前記計算機が、前記複数のスレッドに対して前記インデクスツリーの探索範囲を割り当てる第１のステップと、前記計算機が、探索キーを受け付ける第２のステップと、前記計算機が、前記受け付けた探索キーに対応するスレッドを選択する第３のステップと、前記計算機が、選択されたスレッドで、前記受け付けた探索キーで前記インデクスツリーを探索する第４のステップと、を含む。

Abstract translation: 提供了一种用于通过提供数据库的计算机搜索数据库的索引树并提供有用于处理多个线程和存储器的处理器的索引树搜索方法，所述方法包括：计算机分配的第一步骤 在索引树中搜索到多个线程的范围; 接受搜索关键字的计算机的第二步骤; 计算机选择与所接受的搜索关键字对应的线程的第三步骤; 以及计算机通过使用所选线程的已接受的搜索关键字索引树搜索的第四步骤。