Abstract:
Die Erfindung betrifft ein Timermodul mit mindestens zwei Ausgangskanälen. Dabei sind die mindestens zwei Ausgangskanäle so konfigurierbar, dass sie redundante Ausgangssignale generieren und die Generierung der redundanten Ausgangssignale synchron beginnt. Weiterhin weist das Timermodul Mittel auf, einen Vergleich der redundanten Ausgangssignale durch eine EXOR- Verknüpfung zu realisieren und ein Ergebnis der EXOR-Verknüpfung so abzuspeichern, dass das Ergebnis für einen fehlerhaften Vergleich so lange erhalten bleibt, bis es durch einen Zugriff zurückgesetzt wird.
Abstract:
Die Erfindung betrifft eine Schaltungsanordnung für ein datenverarbeitendes System zur Vorhersage einer Koordinate für mindestens eine durchzuführende Operation, wobei die Vorhersage mit mindestens einem Eingangssignal verbunden ist und von einem vorgegebenen ersten Zeitwert und von mindestens einem vorgegebenen ersten Wert, der eine andere physikalische Größe repräsentiert, abhängt, wobei die Schaltungsanordnung dazu konfiguriert ist, bei jeder Änderung des mindestens einen Eingangssignals mittels jeweiligen aktuellen Zeit- und/oder anderen Zustandsparameter jeweils aus dem ersten Wert einen zweiten Zeitwert zu berechnen, und den ersten Zeitwert von dem zweiten Zeitwert unter Bildung eines dritten Zeitwerts abzuziehen, und/oder aus dem ersten Zeitwert einen zweiten Wert zu berechnen, und den ersten Wert von dem zweiten Wert unter Bildung eines dritten Wertes abzuziehen, um aus dem dritten Zeitwert und/oder dem dritten Wert einen Zustand, bei dem die mindestens eine Operation durchzuführen ist, zu bestimmen.
Abstract:
Es werden ein Verfahren zur systematischen Behandlung von Fehlern und eine Anordnung zur Durchführung des Verfahrens vorgestellt. Das Verfahren dient zur systematischen Behandlung von Fehlern für eine Winkeluhr bei der Übertragung von Positionsinformationen mit einem Positionsgeber, wobei der Positionsgeber über Markierungen verfügt, die mit mindestens einem Sensor erfasst werden, wobei ein Profil in Zusammenhang mit diesen Markierungen in einem Speicherbereich abgelegt wird, wobei der Positionsgeber in Abhängigkeit seiner Position durch die Markierungen Positionssignale erzeugt, die als Informationen Kenngrößen tragen, die in einem weiteren Speicherbereich abgelegt werden, beginnend mit einem Adresszeigerwert 0, wobei dieser Adresszeiger mit jedem Positionssignal inkrementiert wird, und wobei eine Synchronisation zwischen den Positionssignalen und dem Profil hergestellt wird und in dem Profil gespeicherte Werte dazu genutzt werden, die Anzahl der an der Winkeluhr ausgegebenen Impulse zu ändern.
Abstract:
The invention relates to a circuit arrangement (100) for a data processing system for processing data in a plurality of modules (11, 12, 14, 18). Said circuit arrangement (100) is configured such that each module (11, 12, 14, 18) is provided with at least one clock pulse, a time base and a base of at least one additional physical variable. Said circuit arrangement (100) also comprises a central routing unit (10) to which the plurality of modules (11, 12, 14, 18) are coupled and via which the plurality of modules (11, 12, 14, 18) can periodically exchange data amongst themselves, based on the time base and/or the base of other physical variables, and each module (11, 12, 14, 18) is configured independently and parallel to other modules of the plurality of modules (11, 12, 14, 18) in order to process data. The invention also relates to a corresponding method.
Abstract:
Die Erfindung betrifft ein Timermodul mit einem Statusregister. Dabei ist das Timermodul mit einer externen Recheneinheit verbindbar und weist Mittel auf, mindestens ein Aktivitätssignal für ein internes Signal des Timermoduls (100) und/oder eine interne Einheit des Timermoduls und/oder einen Prozess innerhalb der internen Einheit zu erzeugen, im Fall einer festgestellten Aktivität einen Aktivitätsstatus in ein Statusregister einzutragen und den Aktivitätsstatus von der externen Recheneinheit zu von der externen Recheneinheit bestimmten Zeiten abfragen und zurücksetzen zu lassen. Weiterhin bleibt der in dem Statusregister eingetragene Aktivitätsstatus bestehen, bis er von der externen Recheneinheit zurückgesetzt wird.
Abstract:
Es wird eine Vorrichtung (120) zum Beheben von Fehlern bei einem wenigstens zwei Ausführungseinheiten (101, 102) mit Registern aufweisenden System (100, 400) vorgestellt, wobei die Register zur Aufnahme von Daten ausgebildet sind. Die Vorrichtung weist Vergleichsmittel (126) auf, die derart eingerichtet sind, dass durch einen Vergleich von Daten, die zur Ablage in den Registern vorgesehen sind, eine Abweichung und damit ein Fehler feststellbar ist. Weiterhin sind wenigstens ein Schattenregister (121, 122), das derart eingerichtet ist, dass Daten der Register betreffende Daten darin ablegbar sind, und Mittel zum Wiederherstellen fehlerfreier Daten in wenigstens einem Register auf Grundlage der Daten in dem wenigstens einem Schattenregister (121, 122) bei einem festgestellten Fehler vorgesehen. Mit dieser Vorrichtung kann die Sicherheit eines Mehr-Kern-Prozessors (100) verbessert werden.
Abstract:
The invention relates to a method and device for controlling a computer system comprising at least two execution units. Two operating modes are switched between, the first operating mode corresponding to a comparison mode and the second operating mode corresponding to a performance mode. The invention is characterized in that at least one quantity of run-time objects is defined. At least one identifier is assigned to each run-time object of the defined quantity, and the identifier assigns at least both operating modes to the run-time object.
Abstract:
The invention relates to a method for defining a start condition in a computer system comprising at least two execution units. According to said method, a first execution unit switches between a performance mode and a comparison mode, thereby creating a start condition for the comparison mode. The invention is characterised in that the second execution unit takes over the start condition created by the first execution unit in order to create the start condition.
Abstract:
Die Erfindung betrifft ein Verfahren zur Fehlerbehandlung bei einer Übertragung (15) eines Datums (D) über ein Kommunikationssystem (1), wobei für das Datum (D) mindestens zwei aus Bits bestehende Datenwörter (DWA, DWB) nach einer vorgegebenen Codiervorschrift (7) generiert werden, und eines dieser generierten Datenwörter (DWA, DWB) unter Berücksichtigung (11) einer über das entsprechende Datenwort gebildeten laufenden digitalen Summe ausgewählt und die laufende digitale Summe des ausgewählten Datenworts (DW) zur Bildung (9) einer ersten laufenden digitalen Summe (Sl) verwendet wird. Das ausgewählte Datenwort (DW) wird nach einem Modulations verfahren (13) in ein Codedatenwort (CDW) umgewandelt, wobei jeweils einem Bit des Datenworts (DW) eine Zweierbitfolge mit zwei unterschiedlichen Einzelbitwerten zugeordnet wird. Das Codedatenwort (CDW) und die erste laufende digitale Summe (Sl) werden übertragen. Das empfangene Codedatenwort (CDW) wird daraufhin überprüft, ob in diesem eine Zweierbitfolge mit zwei gleichen Einzelbitwerten auftritt, somit wird eine mit einem Fehler behaftete Zweierbitfolge identifiziert und mittels der ersten laufenden digitalen Summe (Sl) korrigiert.
Abstract:
Verfahren und Vorrichtung zur Umschaltung und zum Signalvergleich bei einem Rechnersystem mit wenigstens zwei Verarbeitungseinheiten, wobei Umschaltmittel vorgesehen sind und zwischen wenigstens zwei Betriebsmodi umgeschaltet wird, wobei Vergleichsmittel vorgesehen sind und ein erster Betriebsmodus einem Vergleichsmodus und ein zweiter Betriebsmodus einem Performanzmodus entspricht, dadurch gekennzeichnet, dass wenigstens zwei analoge Signale der Verarbeitungseinheiten verglichen werden, indem wenigstens ein analoges Signal in wenigstens einen digitalen Wert gewandelt wird.