-
公开(公告)号：WO2023057700A1
公开(公告)日：2023-04-13
申请号：PCT/FR2022/051774
申请日：2022-09-21
申请人： SOITEC
发明人： BIARD, Hugo , RADU, Ionut , ALLIBERT, Frédéric
IPC分类号： H01L21/18 , H01L21/02 , H01L21/762 , H01L21/187
摘要： L'invention concerne un procédé de fabrication d'une structure composite comprenant une couche mince en carbure de silicium monocristallin disposée sur un substrat support en carbure de silicium poly-cristallin, le procédé comprenant : a) une étape de fourniture d'un substrat initial en carbure de silicium monocristallin, présentant une face avant et une face arrière, et d'un substrat support en carbure de silicium poly- cristallin présentant une face avant et une face arrière, b) une étape de porosification appliquée au substrat initial, pour former une couche poreuse au moins du côté de la face avant du substrat initial, c) une étape de formation d'une couche superficielle en carbure de silicium amorphe, sur la face avant du substrat support et/ou sur la couche poreuse, d) une étape d'assemblage du substrat initial et du substrat support au niveau de leurs faces avant respectives, menant à l'obtention d'une première structure intermédiaire, e) une étape de traitement thermique appliqué à la première structure intermédiaire, à une température supérieure à 900°C, pour cristalliser la couche superficielle, au moins en partie sous forme de carbure de silicium monocristallin, à partir d'une interface de contact avec la couche poreuse, pour former la couche mince, l'étape e) menant à l'obtention d'une deuxième structure intermédiaire, f) une étape de séparation dans la couche poreuse de la deuxième structure intermédiaire, pour obtenir d'une part la structure composite et d'autre part le reste du substrat initial.
-
公开(公告)号：WO2023047037A1
公开(公告)日：2023-03-30
申请号：PCT/FR2022/051695
申请日：2022-09-08
申请人： SOITEC
摘要： L'invention concerne une structure semi-conductrice (150) pour applications optoélectroniques comprenant : - une première couche (10) en un matériau semi-conducteur cristallin, disposée sur - une couche intermédiaire (50) incluant ou adjacente à une interface de collage direct, la couche intermédiaire étant disposée sur - une deuxième couche (40) en un matériau semi-conducteur cristallin, la structure semi-conductrice (150) étant caractérisée en ce que la couche intermédiaire (50) est composée d'un matériau différent de ceux des première (10) et deuxième (40) couches et dont le coefficient d'atténuation est inférieur à 100 et l'indice de réfraction s'écarte de moins de 0,3 de l'indice de réfraction : - d'au moins une sous-couche de la première couche (10), adjacente à la couche intermédiaire (50), et - d'au moins une sous-couche de la deuxième couche (40), adjacente à la couche intermédiaire (50).
-
公开(公告)号：WO2023001827A1
公开(公告)日：2023-01-26
申请号：PCT/EP2022/070204
申请日：2022-07-19
申请人： SOITEC
IPC分类号： H01L41/313
摘要： The invention relates to a method of implanting atomic species into a piezoelectric substrate, comprising the steps of I) providing a substrate (100, 200, 300) comprising a piezoelectric portion (112, 210, 310) and an electrically conductive portion (122, 320), III) mounting the substrate (100, 200, 300) with the electrically conductive portion (122, 320) over a chuck (140), and IV) implanting atomic species (170) into the piezoelectric portion (112, 210, 310).
-
4.发明申请
公开(公告)号：WO2022074317A1
公开(公告)日：2022-04-14
申请号：PCT/FR2021/051708
申请日：2021-10-04
申请人： SOITEC
发明人： GUIOT, Eric
IPC分类号： H01L21/762 , H01L21/02
摘要： L'invention concerne un procédé de fabrication d'un substrat pour la croissance épitaxiale d'une couche d'alliage III-N à base de gallium, comprenant les étapes successives suivantes : - fourniture d'un substrat donneur (10) de carbure de silicium monocristallin, - implantation d'espèces ioniques dans le substrat donneur (10) de sorte à former une zone de fragilisation (12) délimitant une couche mince (11) de SiC monocristallin à transférer, - collage du substrat donneur (10) sur un premier substrat receveur (20) par l'intermédiaire d'une couche de collage (21), - détachement du substrat donneur (10) le long de la zone de fragilisation (12) de sorte à transférer la couche mince (11) de SiC sur le premier substrat receveur (20), - croissance épitaxiale d'une couche (30) de SiC semi-isolant présentant une épaisseur supérieure à 1 µm sur la couche mince (11) de SiC, - collage de la couche (30) de SiC semi-isolant sur un second substrat receveur (40), ledit second substrat receveur (40) présentant une haute résistivité électrique, - retrait d'au moins une partie de la couche de collage (21) de sorte à détacher le premier substrat receveur (20), - retrait de la couche mince (11) de SiC monocristallin transférée, de sorte à exposer la couche (30) de SiC semi-isolant.
-
公开(公告)号：WO2022003262A1
公开(公告)日：2022-01-06
申请号：PCT/FR2021/050560
申请日：2021-03-30
申请人： SOITEC
IPC分类号： H01L21/322 , H01L21/762 , H01L21/324 , H01L21/02002 , H01L21/3225 , H01L21/3226 , H01L21/3247 , H01L21/76254
摘要： L'invention concerne un substrat support (10) en silicium monocristallin, présentant une face avant (10a) et une face arrière (10b) et comprenant : - une région superficielle (1) allant de la face avant (10a) jusqu'à une profondeur comprise entre 800nm et 2 microns, présentant moins de 10 particules d'origine cristalline (COP) détectées par une inspection de surface basée sur la microscopie par réflexion en champ sombre, - une région supérieure (2) s'étendant de la face avant (10a) jusqu'à une profondeur comprise entre quelques microns et 40 microns, présentant une teneur en oxygène interstitiel (Oi) inférieure ou égale à 7,5E17 Oi/cm3 et une résistivité supérieure à 500 ohm.cm, et - une région inférieure (3) s'étendant entre la région supérieure (2) et la face arrière (10b), présentant une concentration en micro-défauts (BMD) supérieure ou égale à 1E8/cm3. L'invention concerne également un procédé de fabrication d'un tel substrat support (10).
-
6.发明申请
公开(公告)号：WO2021234277A1
公开(公告)日：2021-11-25
申请号：PCT/FR2021/050870
申请日：2021-05-18
申请人： SOITEC
IPC分类号： H01L21/762 , H01L21/02
摘要： L'invention concerne un procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences, comprenant les étapes suivantes : - formation d'un substrat donneur (1) par croissance épitaxiale d'une couche semi-conductrice (101) non dopée sur un substrat germe (100) semi-conducteur dopé de type P, - formation d'une couche électriquement isolante (10) sur la couche semi-conductrice épitaxiale non dopée (101), - implantation d'espèces ioniques au travers de ladite couche électriquement isolante (10), de sorte à former dans la couche semi-conductrice (101) épitaxiale non dopée une zone de fragilisation (11) délimitant une couche mince (12) semi-conductrice à transférer, - fourniture d'un substrat support (2) semi-conducteur présentant une résistivité électrique supérieure ou égale à 500 Ω.cm, - collage du substrat donneur (1) sur le substrat support (2) par l'intermédiaire de la couche électriquement isolante (10), - détachement du substrat donneur (1) le long de la zone de fragilisation (11) de sorte à transférer la couche mince (12) semi-conductrice du substrat donneur (1) sur le substrat support (2).
-
公开(公告)号：WO2021191303A1
公开(公告)日：2021-09-30
申请号：PCT/EP2021/057620
申请日：2021-03-24
申请人： SOITEC
IPC分类号： H01L41/312 , H01L41/313 , H01L21/20
摘要： Procédé de fabrication d'une structure piézoélectrique (10, 10'), ledit procédé étant caractérisé en ce qu'il comprend la fourniture d'un substrat de matériau piézoélectrique (20), la fourniture d'un substrat support (100), le dépôt d'une couche de collage (1001) diélectrique à une température inférieure ou égale à 300°C sur une seule face du substrat de matériau piézoélectrique (20), une étape d'assemblage (1') du substrat de matériau piézoélectrique (20) sur le substrat support (100) par l'intermédiaire de la couche de collage (1001) diélectrique, une étape d'amincissement (2') pour former la structure piézoélectrique (10, 10') comprenant une couche de matériau piézoélectrique (200) assemblé à un substrat support (100).
-
8.发明申请
公开(公告)号：WO2021140300A1
公开(公告)日：2021-07-15
申请号：PCT/FR2021/050018
申请日：2021-01-07
申请人： SOITEC
IPC分类号： H01L21/761 , H01L21/02 , H01L21/32 , H01L21/22 , H01L21/02002 , H01L21/2256 , H01L21/3242 , H01L21/76254
摘要： L'invention se rapporte à un procédé de fabrication d'une structure de type semi- conducteur sur isolant (10), comprenant les étapes suivantes : - fourniture d'un substrat de type FD-SOI (1) comprenant successivement, depuis sa base vers son sommet : un substrat monocristallin (2) présentant une résistivité électrique comprise entre 500 Ω.cm et 30 kΩ.cm, une teneur en oxygène interstitiel (Oi) comprise entre 20 et 40 old ppma, et présentant un dopage de type P ou N, une couche électriquement isolante (3) présentant une épaisseur comprise entre 20 nm et 400 nm, une couche monocristalline (4) comprenant un dopage de type P, - traitement thermique du substrat de type FD-SOI (1) à une température supérieure ou égale à 1175°C pendant un temps supérieur ou égal à 1h, afin de former une jonction P-N (5) dans le substrat. L'invention se rapporte également à une telle structure de type semi-conducteur sur isolant.
-
公开(公告)号：WO2021123529A1
公开(公告)日：2021-06-24
申请号：PCT/FR2020/052205
申请日：2020-11-27
申请人： SOITEC
IPC分类号： H01L21/306 , H01L21/02043 , H01L21/30604
摘要： L'invention concerne un procédé de gravure d'une surface principale (1a) d'une couche mince (11) d'un substrat (1), comprenant l'immersion du substrat (1) dans un bain de gravure de manière à exposer la surface principale (1a) à un agent de gravure, le substrat (1) étant orienté vis-à-vis du bain (100) de sorte que : - lors de son introduction dans le bain (100), la surface principale (1a) soit immergée progressivement d'un point initial d'introduction (PII) à un point final d'introduction (PFI), avec une vitesse d'introduction, et - lors de sa sortie du bain (100), la surface principale (1a) émerge progressivement d'un point initial de sortie (PIS) à un point final de sortie (PFS), avec une vitesse de sortie, le procédé étant caractérisé en ce que : - la vitesse d'introduction est choisie de manière à graver la surface principale (1a) selon un premier profil non uniforme entre le point initial d'introduction (PII) et le point final d'introduction (PFI), et/ou - la vitesse de sortie est choisie de manière à graver la surface principale (1a) selon un deuxième profil non uniforme entre le point initial de sortie (PIS) et le point final de sortie (PFS), pour compenser des non-uniformités d'épaisseur de la couche mince (11).
-
公开(公告)号：WO2021032927A1
公开(公告)日：2021-02-25
申请号：PCT/FR2020/051476
申请日：2020-08-18
摘要： L'invention concerne un procédé de scellement de cavités (11) par des membranes, le procédé comprenant : na) la formation de cavités (11) agencées de manière matricielle, d'une profondeur p, d'une dimension caractéristique a, et espacées d'un espacement b; b) la formation de membranes, scellant les cavités (11), par report d'un film de scellement; le procédé comprend une étape a1), exécutée avant l'étape b), de formation d'un premier contour sur la face avant (10a) et/ou sur la face de scellement (16a), le premier contour comprenant une première tranchée (21) présentant une largeur L et une première profondeur p1, la formation du premier contour étant exécutée de sorte qu'à l'issue de l'étape b) les cavités (11) soient circonscrites par le premier contour, ledit premier contour étant à une distance G des cavités comprise entre un cinquième de b et cinq b.
-
-
-
-
-
-
-
-
-
搜索结果
415 条记录 (耗时 0.024 秒)
