公开(公告)号：WO2003054652A1

公开(公告)日：2003-07-03

申请号：PCT/JP2002/013276

申请日：2002-12-19

Applicant: 松下電器産業株式会社 ,  豊田 健治 ,  上田 路人 ,  森本 廉 ,  森田 清之 ,  岩田 徹 ,  梶原 準

Inventor： 豊田 健治 ,  上田 路人 ,  森本 廉 ,  森田 清之 ,  岩田 徹 ,  梶原 準

IPC: G05F3/24

CPC classification number: H02M3/07 ,  H02M3/073

Abstract: A potential generating circuit comprising a capacitor (4); a ferroelectric capacitor (6) series connected to the capacitor (4); an output terminal (11); a capacitor (10) for grounding the output terminal (11); a switch (9) for connecting the output terminal (11) to a connection node (5) of the two capacitors (4,6); and a switch (1) for grounding the connection node (5); wherein during a first time period, the switches (1,9) are in OFF state, and a positive potential is supplied to a terminal (3), while a terminal (7) is grounded; during a second time period following the first time period, the terminal (3) is grounded, and the switch (9) is in ON state; during a third time period following the second time period, the switch (9) is in OFF state, while the switch (1) is in ON state, and a positive potential is supplied to the terminal (7); during a fourth time period following the third time period, the terminal (7) is grounded; and wherein the first through fourth time periods are repeated.

Abstract translation: 一种包括电容器（4）的电位发生电路; 连接到电容器（4）的铁电电容器（6）; 输出端子（11）; 用于使输出端子（11）接地的电容器（10）; 用于将输出端子（11）连接到两个电容器（4,6）的连接节点（5）的开关（9）; 和用于使连接节点（5）接地的开关（1）; 其中在第一时间段期间，所述开关（1,9）处于断开状态，并且在端子（7）接地的同时将正电位提供给端子（3） 在第一时间段之后的第二时间段期间，终端（3）接地，并且开关（9）处于接通状态; 在第二时间段之后的第三时间段期间，开关（9）处于断开状态，而开关（1）处于导通状态，正电位被提供给端子（7）。 在第三时间段之后的第四时间段期间，终端（7）接地; 并且其中重复第一至第四时间段。

公开(公告)号：WO2004038919A1

公开(公告)日：2004-05-06

申请号：PCT/JP2003/011227

申请日：2003-09-03

Applicant: 松下電器産業株式会社 ,  豊田 健治 ,  上田 路人 ,  森本 廉 ,  森田 清之

Inventor： 豊田 健治 ,  上田 路人 ,  森本 廉 ,  森田 清之

IPC: H03K19/00

CPC classification number: G11C11/4087 ,  G11C11/22 ,  G11C11/4074

Abstract: キャパシタ（４）、キャパシタ（４）に直列接続された強誘電体キャパシタ（６）、出力端子（１１）、出力端子（１１）を接地するキャパシタ（１０）、電源電圧供給端子（１３）、電源電圧供給端子（１３）と２つのキャパシタ（４，６）の接続ノード（Ｎ１）とを接続するスイッチ（１）、及び接続ノード（Ｎ１）と出力端子（１１）とを接続するスイッチ（９）を備え、第１の期間において、スイッチ（１）及び（９）がオフ状態にされた状態で、端子（３）が接地されると共に端子（７）に電源電圧が供給され、第２の期間において、端子（３）に電源電圧が供給され、且つスイッチ（９）がオン状態にされ、第３の期間において、スイッチ（９）がオフ状態にされ、スイッチ（１）がオン状態にされ、且つ端子（７）が接地され、第４の期間において、端子（７）に電源線圧が供給され、前記第１の期間から前記第４の期間までが順に繰り返される、電圧発生回路。

Abstract translation: 一种电压产生电路，包括电容器（4），串联连接到电容器（4）的铁电电容器（6），输出端子（11），用于使输出端子（11）接地的电容器（10） 电源电压端子（13），用于将电源电压供给端子（13）与两个电容器（4,6）的连接节点（N1）连接的开关（1）和用于连接 连接节点（N1）与输出端子（11）连接，其中在第一时段期间，端子（3）接地，并且向开关（1）和（9）提供端子（7）的电源电压 ）关闭时，在第二时间段期间向端子（3）供给电源电压并且开关（9）导通，开关（9）关闭，开关（1）导通， 端子（7）在第三周期内接地，在第四周期期间向端子（7）提供电源电压，并且第一至第四周期是顺序的 重复。

公开(公告)号：WO2003105156A1

公开(公告)日：2003-12-18

申请号：PCT/JP2003/006905

申请日：2003-06-02

Applicant: 松下電器産業株式会社 ,  豊田 健治 ,  森田 清之

Inventor： 豊田 健治 ,  森田 清之

IPC: G11C11/15

CPC classification number: G11C13/0004 ,  G11C14/00 ,  G11C14/0063 ,  G11C14/0072 ,  G11C14/0081 ,  G11C14/009

Abstract: 各々のゲート及びドレインが接続されて第１のインバータを構成する第１及び第２のトランジスタ（１０１、１０２）、各々のゲート及びドレインが相互に接続されて第２のインバータを構成する第３及び第４のトランジスタ（１０３、１０４）、ゲートにワード線（１０７）が接続され、第１のビット線（１０８）と第２のインバータの入力端子との間に接続される第５のトランジスタ（１０５）、ゲートにワード線（１０７）が接続され、第２のビット線（１０９）と第１のインバータの入力端子との間に接続される第６のトランジスタ（１０６）、第１及び第２のインバータの各々と直列接続される第１及び第２の抵抗素子（１１４、１１５）を備え、第１のインバータの入力及び出力端子が各々第２のインバータの出力及び入力端子と接続され、接地線（１１１）に接続する第１及び第２の抵抗素子（１１４、１１５）の抵抗値が電気的に変更可能である不揮発性メモリ回路。

Abstract translation: 非易失性存储器电路包括第一和第二晶体管（101,102），其栅极和漏极连接成构成第一反相器，第三和第四晶体管（103,104）的栅极和漏极与 彼此构成第二反相器，其栅极连接到字线（107）并连接在第一位线（108）和第二反相器的输入端子之间的第五晶体管（105），第六晶体管 晶体管（106），其栅极连接到字线（107），并连接在第二位线（109）和第一反相器的输入端之间;以及第一和第二电阻元件（114,115），其连接 分别与第一和第二变频器串联。 第一反相器的输入端子和输出端子分别连接到第二反相器的输出端子和输入端子。 连接到接地线（111）的第一和第二电阻元件（114,115）具有可电气改变的电阻值。

公开(公告)号：WO2004059838A1

公开(公告)日：2004-07-15

申请号：PCT/JP2003/015958

申请日：2003-12-12

Applicant: 松下電器産業株式会社 ,  豊田 健治 ,  大塚 隆 ,  森本 廉

Inventor： 豊田 健治 ,  大塚 隆 ,  森本 廉

IPC: H03K3/356

CPC classification number: G11C11/22 ,  H03K17/693

Abstract: 本発明に係る不揮発性ラッチ回路１０は、第１の電極１ａ、第２の電極１ｂ、及びこれら電極間に介在する強誘電体膜１ｃを有する強誘電体キャパシタ１と、第１の電極１ａに接続されるリセット端子Ｔreと、強誘電体キャパシタ１の第２の電極１ｂに接続されるＣＭＯＳインバータ素子２と、第２の電極１ｂに電圧を印加する電圧切り換え用端子Ｔplと、第２の電極１ｂと第２の入力端子Ｔplとの間に接続され、第２の電極１ｂに印加される電圧を切り換えるスイッチング素子５と、このスイッチング素子５にオン・オフを切り換えるための電圧を印加するセット端子Ｔseとを備えており、強誘電体膜１ｃに残留する分極によって第２の電極１ｂに生じる電圧が、ＣＭＯＳインバータ素子２のＮＭＩＳＦＥＴ４のしきい値電圧Ｖtnよりも高くなるように構成されている。

Abstract translation: 非易失性锁存电路（10）包括具有第一电极（1a），第二电极（1b）和插入在这些电极之间的铁电体膜（1c）的铁电电容器（1），复位端子（Tre）连接到 第一电极（1a），连接到第二电极（1b）的CMOS反相器（2），用于向第二电极（1b）施加电压的电压切换端子（Tpl）;连接在第二电极 用于切换施加到第二电极（1b）的电压的第二电极（1b）和第二输入端子（Tpl）以及用于向切换装置（5）施加开/关切换电压的设定端子（Tse）。 非易失性锁存电路（10）被设计成通过剩余在铁电体膜（1c）中的极化施加到第二电极（1b）的电压高于NMISFET（4）的阈值电压（Vtn） CMOS反相器（2）。

公开(公告)号：WO2005055425A1

公开(公告)日：2005-06-16

申请号：PCT/JP2004/017786

申请日：2004-11-30

Applicant: 松下電器産業株式会社 ,  西川 孝司 ,  豊田 健治 ,  大塚 隆

Inventor： 西川 孝司 ,  豊田 健治 ,  大塚 隆

IPC: H03K3/356

CPC classification number: H03K3/356008 ,  G11C11/22

Abstract: 　第１のクロックトインバータ（６０４）、第２のクロックトインバータ（６０３）及び第３のスイッチング素子（６０２）がオンの状態で、且つ、第１のスイッチング素子（６０５）、第２のスイッチング素子（６０７）及び第３のクロックトインバータ（６０８）がオフの状態で、データ信号Ｄが入力されることにより、強誘電体ゲートトランジスタ（６０１）が有する強誘電体の分極を利用して、入力されたデータ信号Ｄが保持されるデータ保持ステップと、第１のクロックトインバータ（６０４）、第２のクロックトインバータ（６０３）及び第３のスイッチング素子（６０２）がオフの状態で、且つ、第１のスイッチング素子（６０５）、第２のスイッチング素子（６０７）及び第３のクロックトインバータ（６０８）がオンの状態となるように切り替えることにより、データ信号Ｄの入力が遮断されると共に強誘電体ゲートトランジスタ（６０１）が有する強誘電体の分極の状態が維持され、保持されたデータ信号Ｄに基づき出力信号Ｑ（−Ｑ）が出力されるデータ出力ステップとを備える不揮発性フリップフロップ回路の駆動方法である。

Abstract translation: 一种用于驱动非易失性触发电路的方法，包括数据保持步骤，其中第一时钟反相器（604），第二时钟反相器（603）和第三开关元件（602）处于导通状态，第一开关元件 （605），第二开关元件（607）和第三时钟反相器（608）处于截止状态，并且输入数据信号（D），由此铁电栅极晶体管（601）的铁电极化被用于保持 输入数据信号（D）; 以及数据输出步骤，其中第一时钟反相器（604），第二时钟反相器（603）和第三开关元件（602）截止，第一开关元件（605），第二开关元件（607）和 第三时钟反相器（608）导通，从而切断数据信号（D）的施加，并且维持铁电栅极晶体管（601）的铁电极化，从而输出输出信号Q（-Q） 基于所保持的数据信号（D）。

公开(公告)号：WO2004010503A1

公开(公告)日：2004-01-29

申请号：PCT/JP2003/008951

申请日：2003-07-15

Applicant: 松下電器産業株式会社 ,  豊田 健治 ,  大塚 隆

Inventor： 豊田 健治 ,  大塚 隆

IPC: H01L27/105

CPC classification number: G11C11/22

Abstract: 強誘電体キャパシタ（１）と、印加電圧に応じて抵抗またはキャパシタとして振る舞うスイッチ素子（２）と、ソース、ドレイン、およびゲートを有する電界効果トランジスタ（６）とを備え、前記強誘電体キャパシタ（１）の一端には入力端子（ＩＮ）が備えられ、前記強誘電体キャパシタ（１）の他端と前記スイッチ素子（２）の一端とが接続され、前記スイッチ素子（２）の他端と前記電界効果トランジスタ（６）のゲートとが接続され、　前記入力端子に電圧が印加されることにより、前記強誘電体キャパシタ（１）が備えている強誘電体の抗電圧（Ｖc）以上の電圧が前記強誘電体キャパシタ（１）に印加されるとき、前記スイッチ素子（２）は抵抗として振る舞い、　前記入力端子に電圧が印加されることにより、前記強誘電体キャパシタ（１）が備えている強誘電体の抗電圧（Ｖc）よりも小さい電圧が前記強誘電体キャパシタ（１）に印加されるとき、前記スイッチ素子（２）はキャパシタとして振る舞う強誘電体ゲートデバイス。　　　　　　　　　　　　　　

Abstract translation: 铁电栅极器件包括铁电电容器（1），根据施加的电压起电阻器或电容器起作用的开关元件（2），具有源极，漏极和栅极的场效应晶体管（6）。 铁电电容器（1）的一端具有输入端（IN）。 铁电电容器（1）的另一端连接到开关元件（2）的一端。 开关元件（2）的另一端连接到场效应晶体管（6）的栅极。 当对输入端子施加电压，并且对铁电电容器（1）施加等于或高于强电介质电容器（1）的铁电体的矫顽电压（Vc）的电压时，开关元件（2）作为 一个电阻 当向输入端子施加电压并且将小于电介质铁电电容器（1）的铁电体的矫顽电压（Vc）的电压施加到铁电电容器（1）时，开关元件（2）用作电容器 。

公开(公告)号：WO2007135861A1

公开(公告)日：2007-11-29

申请号：PCT/JP2007/059591

申请日：2007-05-09

Applicant: 松下電器産業株式会社 ,  豊田 健治

Inventor： 豊田 健治

IPC: H01L29/786 ,  H01L51/05

CPC classification number: H01L51/105 ,  H01L51/0545 ,  H01L51/0558

Abstract: An organic FET comprising a gate insulating film formed on a substrate, a source electrode composed of a metal and a drain electrode composed of a metal arranged on the gate insulating film oppositely in the horizontal direction, and an organic semiconductor layer covering the gate insulating film, the source electrode and the drain electrode. This organic FET is characterized in that a first organic molecule layer composed of an alkanethiol molecule having 4 or more carbon atoms is formed, respectively, between the upper surface of the source electrode and the semiconductor layer and between the upper surface of the drain electrode and the semiconductor layer, and a second organic molecule layer composed of a p-thiocresol molecule or a thiophenol molecule is formed, respectively, between the opposing side face of the source electrode and the semiconductor layer and between the opposing side face of the drain electrode and the semiconductor layer.

Abstract translation: 一种有机FET，包括形成在基板上的栅极绝缘膜，由金属构成的源电极和由在水平方向上相反地布置在栅极绝缘膜上的金属构成的漏电极和覆盖栅极绝缘膜的有机半导体层 源电极和漏电极。 该有机FET的特征在于，在源电极的上表面和半导体层之间以及在漏电极的上表面之间以及在漏电极的上表面之间以及在漏电极的上表面之间分别形成由具有4个或更多个碳原子的链烷硫醇分子构成的第一有机分子层和 半导体层和由对硫基甲酚分子或苯硫酚分子构成的第二有机分子层分别形成在源电极的相对侧面和半导体层之间以及在漏电极的相对侧面之间以及与漏极电极的相对侧面之间 半导体层。

公开(公告)号：WO2004040582A1

公开(公告)日：2004-05-13

申请号：PCT/JP2003/013813

申请日：2003-10-29

Applicant: 松下電器産業株式会社 ,  豊田 健治 ,  大塚 隆

Inventor： 豊田 健治 ,  大塚 隆

IPC: G11C13/00

CPC classification number: G11C14/009 ,  G11C13/0004 ,  G11C14/0072 ,  H01L27/101 ,  H03K3/356008

Abstract: A method for driving a non-volatile flip-flop circuit including a first and a second resistance change element connected via a control transistor to a first and a second storage node of the flip-flop circuit. The method includes a store step in which both of the first and the second resistance change elements are set to a low resistance and among the first and the second resistance change elements, the resistance change element connected to a storage node for storing "0" is maintained at the low resistance while the resistance change element connected to the storage node for storing "1" alone is set to a high resistance; and a recall step in which "1" is stored in the storage node connected to the resistance change element which is at the high resistance and subsequently, "0" is stored in the storage node connected to the resistance change element which is at the low resistance.

Abstract translation: 一种用于驱动非易失性触发器电路的方法，包括经由控制晶体管连接到触发器电路的第一和第二存储节点的第一和第二电阻变化元件。 该方法包括存储步骤，其中第一和第二电阻变化元件都被设置为低电阻，并且在第一和第二电阻变化元件中，连接到用于存储“0”的存储节点的电阻变化元件是 保持在低电阻，而连接到用于存储“1”的存储节点的电阻变化元件被设置为高电阻; 以及“1”被存储在连接到电阻变化元件的存储节点中，该电阻变化元件处于高电阻，并且随后在连接到低电阻变化元件的存储节点中存储“0” 抵抗性。

公开(公告)号：WO2004049346A1

公开(公告)日：2004-06-10

申请号：PCT/JP2003/014692

申请日：2003-11-19

Applicant: 松下電器産業株式会社 ,  大塚 隆 ,  豊田 健治

Inventor： 大塚 隆 ,  豊田 健治

IPC: G11C11/22

CPC classification number: G11C14/00 ,  G11C11/22

Abstract: 第１のノード（６）と第２のノード（７）とを備え、第１のノード（６）と第２のノード（７）とに設定される相補データをラッチするラッチ回路（１）、第１のノード（６）と第１のデータ入出力線（２）とを接続する第１のスイッチング素子（４）、第２のノード（７）と第２のデータ入出力線（３）とを接続する第２のスイッチング素子（５）、第２のデータ入出力線（３）と第１のノード（６）とを接続する第１の強誘電体キャパシタ（８ａ）、および第１のデータ入出力線（２）と第２のノード（７）とを接続する第２の強誘電体キャパシタ（８ｂ）を備える不揮発性メモリセル。

Abstract translation: 非易失性存储单元包括：具有第一节点（6）和用于锁存在第一节点（6）和第二节点（7）中的互补数据集的第二节点（7）的锁存电路（1）。 用于将第一节点（6）连接到第一数据I / O线（2）的第一开关元件（4）; 用于将第二节点（7）连接到第二数据I / O线（3）的第二开关元件（5）; 用于将第二数据I / O线（3）连接到第一节点（6）的铁电电容器（8a）; 和用于将第一数据I / O线（2）连接到第二节点（7）的铁电电容器（8b）。