公开(公告)号：WO2004010503A1

公开(公告)日：2004-01-29

申请号：PCT/JP2003/008951

申请日：2003-07-15

Applicant: 松下電器産業株式会社 ,  豊田 健治 ,  大塚 隆

Inventor： 豊田 健治 ,  大塚 隆

IPC: H01L27/105

CPC classification number: G11C11/22

Abstract: 強誘電体キャパシタ（１）と、印加電圧に応じて抵抗またはキャパシタとして振る舞うスイッチ素子（２）と、ソース、ドレイン、およびゲートを有する電界効果トランジスタ（６）とを備え、前記強誘電体キャパシタ（１）の一端には入力端子（ＩＮ）が備えられ、前記強誘電体キャパシタ（１）の他端と前記スイッチ素子（２）の一端とが接続され、前記スイッチ素子（２）の他端と前記電界効果トランジスタ（６）のゲートとが接続され、　前記入力端子に電圧が印加されることにより、前記強誘電体キャパシタ（１）が備えている強誘電体の抗電圧（Ｖc）以上の電圧が前記強誘電体キャパシタ（１）に印加されるとき、前記スイッチ素子（２）は抵抗として振る舞い、　前記入力端子に電圧が印加されることにより、前記強誘電体キャパシタ（１）が備えている強誘電体の抗電圧（Ｖc）よりも小さい電圧が前記強誘電体キャパシタ（１）に印加されるとき、前記スイッチ素子（２）はキャパシタとして振る舞う強誘電体ゲートデバイス。　　　　　　　　　　　　　　

Abstract translation: 铁电栅极器件包括铁电电容器（1），根据施加的电压起电阻器或电容器起作用的开关元件（2），具有源极，漏极和栅极的场效应晶体管（6）。 铁电电容器（1）的一端具有输入端（IN）。 铁电电容器（1）的另一端连接到开关元件（2）的一端。 开关元件（2）的另一端连接到场效应晶体管（6）的栅极。 当对输入端子施加电压，并且对铁电电容器（1）施加等于或高于强电介质电容器（1）的铁电体的矫顽电压（Vc）的电压时，开关元件（2）作为 一个电阻 当向输入端子施加电压并且将小于电介质铁电电容器（1）的铁电体的矫顽电压（Vc）的电压施加到铁电电容器（1）时，开关元件（2）用作电容器 。

公开(公告)号：WO2004049346A1

公开(公告)日：2004-06-10

申请号：PCT/JP2003/014692

申请日：2003-11-19

Applicant: 松下電器産業株式会社 ,  大塚 隆 ,  豊田 健治

Inventor： 大塚 隆 ,  豊田 健治

IPC: G11C11/22

CPC classification number: G11C14/00 ,  G11C11/22

Abstract: 第１のノード（６）と第２のノード（７）とを備え、第１のノード（６）と第２のノード（７）とに設定される相補データをラッチするラッチ回路（１）、第１のノード（６）と第１のデータ入出力線（２）とを接続する第１のスイッチング素子（４）、第２のノード（７）と第２のデータ入出力線（３）とを接続する第２のスイッチング素子（５）、第２のデータ入出力線（３）と第１のノード（６）とを接続する第１の強誘電体キャパシタ（８ａ）、および第１のデータ入出力線（２）と第２のノード（７）とを接続する第２の強誘電体キャパシタ（８ｂ）を備える不揮発性メモリセル。

Abstract translation: 非易失性存储单元包括：具有第一节点（6）和用于锁存在第一节点（6）和第二节点（7）中的互补数据集的第二节点（7）的锁存电路（1）。 用于将第一节点（6）连接到第一数据I / O线（2）的第一开关元件（4）; 用于将第二节点（7）连接到第二数据I / O线（3）的第二开关元件（5）; 用于将第二数据I / O线（3）连接到第一节点（6）的铁电电容器（8a）; 和用于将第一数据I / O线（2）连接到第二节点（7）的铁电电容器（8b）。

公开(公告)号：WO2005055425A1

公开(公告)日：2005-06-16

申请号：PCT/JP2004/017786

申请日：2004-11-30

Applicant: 松下電器産業株式会社 ,  西川 孝司 ,  豊田 健治 ,  大塚 隆

Inventor： 西川 孝司 ,  豊田 健治 ,  大塚 隆

IPC: H03K3/356

CPC classification number: H03K3/356008 ,  G11C11/22

Abstract: 　第１のクロックトインバータ（６０４）、第２のクロックトインバータ（６０３）及び第３のスイッチング素子（６０２）がオンの状態で、且つ、第１のスイッチング素子（６０５）、第２のスイッチング素子（６０７）及び第３のクロックトインバータ（６０８）がオフの状態で、データ信号Ｄが入力されることにより、強誘電体ゲートトランジスタ（６０１）が有する強誘電体の分極を利用して、入力されたデータ信号Ｄが保持されるデータ保持ステップと、第１のクロックトインバータ（６０４）、第２のクロックトインバータ（６０３）及び第３のスイッチング素子（６０２）がオフの状態で、且つ、第１のスイッチング素子（６０５）、第２のスイッチング素子（６０７）及び第３のクロックトインバータ（６０８）がオンの状態となるように切り替えることにより、データ信号Ｄの入力が遮断されると共に強誘電体ゲートトランジスタ（６０１）が有する強誘電体の分極の状態が維持され、保持されたデータ信号Ｄに基づき出力信号Ｑ（−Ｑ）が出力されるデータ出力ステップとを備える不揮発性フリップフロップ回路の駆動方法である。

Abstract translation: 一种用于驱动非易失性触发电路的方法，包括数据保持步骤，其中第一时钟反相器（604），第二时钟反相器（603）和第三开关元件（602）处于导通状态，第一开关元件 （605），第二开关元件（607）和第三时钟反相器（608）处于截止状态，并且输入数据信号（D），由此铁电栅极晶体管（601）的铁电极化被用于保持 输入数据信号（D）; 以及数据输出步骤，其中第一时钟反相器（604），第二时钟反相器（603）和第三开关元件（602）截止，第一开关元件（605），第二开关元件（607）和 第三时钟反相器（608）导通，从而切断数据信号（D）的施加，并且维持铁电栅极晶体管（601）的铁电极化，从而输出输出信号Q（-Q） 基于所保持的数据信号（D）。

公开(公告)号：WO2004059838A1

公开(公告)日：2004-07-15

申请号：PCT/JP2003/015958

申请日：2003-12-12

Applicant: 松下電器産業株式会社 ,  豊田 健治 ,  大塚 隆 ,  森本 廉

Inventor： 豊田 健治 ,  大塚 隆 ,  森本 廉

IPC: H03K3/356

CPC classification number: G11C11/22 ,  H03K17/693

Abstract: 本発明に係る不揮発性ラッチ回路１０は、第１の電極１ａ、第２の電極１ｂ、及びこれら電極間に介在する強誘電体膜１ｃを有する強誘電体キャパシタ１と、第１の電極１ａに接続されるリセット端子Ｔreと、強誘電体キャパシタ１の第２の電極１ｂに接続されるＣＭＯＳインバータ素子２と、第２の電極１ｂに電圧を印加する電圧切り換え用端子Ｔplと、第２の電極１ｂと第２の入力端子Ｔplとの間に接続され、第２の電極１ｂに印加される電圧を切り換えるスイッチング素子５と、このスイッチング素子５にオン・オフを切り換えるための電圧を印加するセット端子Ｔseとを備えており、強誘電体膜１ｃに残留する分極によって第２の電極１ｂに生じる電圧が、ＣＭＯＳインバータ素子２のＮＭＩＳＦＥＴ４のしきい値電圧Ｖtnよりも高くなるように構成されている。

Abstract translation: 非易失性锁存电路（10）包括具有第一电极（1a），第二电极（1b）和插入在这些电极之间的铁电体膜（1c）的铁电电容器（1），复位端子（Tre）连接到 第一电极（1a），连接到第二电极（1b）的CMOS反相器（2），用于向第二电极（1b）施加电压的电压切换端子（Tpl）;连接在第二电极 用于切换施加到第二电极（1b）的电压的第二电极（1b）和第二输入端子（Tpl）以及用于向切换装置（5）施加开/关切换电压的设定端子（Tse）。 非易失性锁存电路（10）被设计成通过剩余在铁电体膜（1c）中的极化施加到第二电极（1b）的电压高于NMISFET（4）的阈值电压（Vtn） CMOS反相器（2）。

公开(公告)号：WO2004040582A1

公开(公告)日：2004-05-13

申请号：PCT/JP2003/013813

申请日：2003-10-29

Applicant: 松下電器産業株式会社 ,  豊田 健治 ,  大塚 隆

Inventor： 豊田 健治 ,  大塚 隆

IPC: G11C13/00

CPC classification number: G11C14/009 ,  G11C13/0004 ,  G11C14/0072 ,  H01L27/101 ,  H03K3/356008

Abstract: A method for driving a non-volatile flip-flop circuit including a first and a second resistance change element connected via a control transistor to a first and a second storage node of the flip-flop circuit. The method includes a store step in which both of the first and the second resistance change elements are set to a low resistance and among the first and the second resistance change elements, the resistance change element connected to a storage node for storing "0" is maintained at the low resistance while the resistance change element connected to the storage node for storing "1" alone is set to a high resistance; and a recall step in which "1" is stored in the storage node connected to the resistance change element which is at the high resistance and subsequently, "0" is stored in the storage node connected to the resistance change element which is at the low resistance.

Abstract translation: 一种用于驱动非易失性触发器电路的方法，包括经由控制晶体管连接到触发器电路的第一和第二存储节点的第一和第二电阻变化元件。 该方法包括存储步骤，其中第一和第二电阻变化元件都被设置为低电阻，并且在第一和第二电阻变化元件中，连接到用于存储“0”的存储节点的电阻变化元件是 保持在低电阻，而连接到用于存储“1”的存储节点的电阻变化元件被设置为高电阻; 以及“1”被存储在连接到电阻变化元件的存储节点中，该电阻变化元件处于高电阻，并且随后在连接到低电阻变化元件的存储节点中存储“0” 抵抗性。

公开(公告)号：WO2007088959A1

公开(公告)日：2007-08-09

申请号：PCT/JP2007/051766

申请日：2007-02-02

Applicant: 日本電気株式会社 ,  野田 有秀 ,  小田 三紀雄 ,  大塚 隆 ,  高橋 久弥 ,  古宇田 光 ,  堺 淳

Inventor： 野田 有秀 ,  小田 三紀雄 ,  大塚 隆 ,  高橋 久弥 ,  古宇田 光 ,  堺 淳

IPC: H01S5/022 ,  H01L31/02

CPC classification number: G02B6/4214 ,  G02B6/4232 ,  G02B6/4292 ,  H01L25/167 ,  H01L31/02002 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2224/49109 ,  H01L2224/73253 ,  H01L2924/15192 ,  H01L2924/19105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H05K1/184 ,  H05K3/3405 ,  H05K3/403 ,  H05K2201/10121 ,  H05K2201/10674 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本発明は、電気信号と光信号とを相互に変換する光電変換素子１０３と、光電変換素子１０３と電気的に接続される光通信用ＬＳＩ１０２とを備える。また、光電変換素子１０３および光通信用ＬＳＩ１０２がフリップチップ実装される複数の電極２０１，２０２と、各電極２０１，２０２を電気的に接続する複数の配線層１０１ａ，１０１ｂ，１０１ｃとを有し、配線層１０１ａ，１０１ｂ，１０１ｃが上面、下面、内部にそれぞれ設けられた電気配線用基板１０１を備える。そして、電気配線用基板１０１の側面には、光電変換素子１０３が接合される電極２０１，２０２が設けられている。

Abstract translation: 光模块设置有用于交替地转换电信号和光信号的光电转换元件（103）和与光电转换元件（103）电连接的光通信LSI（102）。 光模块还设置有具有多个电极（201,202）的电气布线板（101），随后将光电转换元件（103）和光通信LSI（102）倒装安装，并且多个 电连接电极（201,202）的布线层（101a，101b，101c）。 布线层（101a，101b，101c）分别布置在电气布线板中的上平面，下平面和侧平面上。 在电气布线板（101）的侧面设有用于耦合光电转换元件（103）的电极（201,202）。

公开(公告)号：WO2003001599A1

公开(公告)日：2003-01-03

申请号：PCT/JP2002/006250

申请日：2002-06-21

Applicant: 松下電器産業株式会社 ,  上田 路人 ,  大塚 隆 ,  森田 清之

Inventor： 上田 路人 ,  大塚 隆 ,  森田 清之

IPC: H01L27/105

CPC classification number: H01L27/11502 ,  G11C11/22 ,  G11C11/223 ,  G11C11/54 ,  G11C11/5657 ,  H01L27/105 ,  H01L27/11507 ,  H01L29/7881

Abstract: A semiconductor device has a control voltage supply section (110), a MOS transistor having a gate electrode (109), drain region (103a), and source region (103b), and a dielectric capacitor (104) and a resistance element (106) interposed in parallel between the gate electrode (109) and the control voltage supply section (110). This constitution makes it possible to vary the threshold value of the MOS transistor by the accumulation of charges in the intermediate electrode and the gate electrode (109) of the dielectric capacitor (104) with a voltage impressed. Therefore, the history of input signals can be stored as the variation of the drain current of the MOS transistor, thereby holding multivalued information.

Abstract translation: 半导体器件具有控制电压供给部（110），具有栅极（109），漏极区（103a）和源极区（103b）的MOS晶体管，以及介电电容器（104）和电阻元件（106） ）插入在栅电极（109）和控制电压供给部（110）之间。 该结构使得可以通过施加电压的介电电容器（104）的中间电极和栅电极（109）中的电荷的累积来改变MOS晶体管的阈值。 因此，可以将输入信号的历史存储为MOS晶体管的漏极电流的变化，从而保持多值信息。

公开(公告)号：WO2002101928A1

公开(公告)日：2002-12-19

申请号：PCT/JP2002/005631

申请日：2002-06-06

Applicant: 松下電器産業株式会社 ,  大塚 隆 ,  森田 清之

Inventor： 大塚 隆 ,  森田 清之

IPC: H03K17/00

CPC classification number: G11C11/22 ,  G11C8/10 ,  H03K17/693

Abstract: A multiplexer comprises a first stage gate having first to fourth switching units (10A−10D). Each switching unit (10) comprises a series capacitor (3) and an FET (4). The series capacitor (3) has a ferroelectric capacitor (1) and a paraelectric capacitor (2), and the intermediate node thereof is connected to a gate electrode (8) of the FET (4). A voltage is distributed to the intermediate node (9) according to the difference between the capacitances of the two capacitors so that the FETs (4) of the switching units (10A and 10B) are alternately switched on/off according to the logical values 1 and 0 of a selection signal (D1) in a unit sellector (Usell) comprising the switching units (10A and 10B), and the operating state is stored in the ferroelectric capacitor (1) in a nonvolatile manner.

Abstract translation: 多路复用器包括具有第一至第四开关单元（10A-10D）的第一级门。 每个开关单元（10）包括串联电容器（3）和FET（4）。 串联电容器（3）具有铁电电容器（1）和顺电电容器（2），其中间节点连接到FET（4）的栅电极（8）。 根据两个电容器的电容之间的差异，将电压分配给中间节点（9），使得开关单元（10A和10B）的FET（4）根据逻辑值1交替地接通/断开 和包含开关单元（10A和10B）的单元谐振器（Usell）中的选择信号（D1）的0，并且操作状态以非易失性方式存储在铁电电容器（1）中。

公开(公告)号：WO2009001822A1

公开(公告)日：2008-12-31

申请号：PCT/JP2008/061462

申请日：2008-06-24

Applicant: 日本電気株式会社 ,  小田 三紀雄 ,  大塚 隆 ,  高橋 久弥 ,  中野 嘉一郎 ,  前田 勝美 ,  田中 千恵美 ,  石田 智隆 ,  古宇田 光

Inventor： 小田 三紀雄 ,  大塚 隆 ,  高橋 久弥 ,  中野 嘉一郎 ,  前田 勝美 ,  田中 千恵美 ,  石田 智隆 ,  古宇田 光

IPC: H01S5/022 ,  G02B6/42 ,  H01L31/02

CPC classification number: G02B6/421 ,  H01S5/02248 ,  H01S5/02284 ,  H01S5/02438 ,  H01S5/02469

Abstract: 　光モジュールは、光が出射又は入射する方向と、光モジュールからの放熱方向とが同じ方向である。光素子と光結合された光伝送路とヒートシンクとは、直接に又は熱良導体を介して接触する。光モジュールから発生する熱が、光伝送路１４及びヒートシンク１９を経由して効果的に放熱される。

Abstract translation: 公开了一种光学模块，其中发射或入射光的方向和来自光学模块的热量的散发方向是相同的。 光学耦合到光学装置和散热器的光传输线路直接或通过高度导热的主体相互接触。 因此，可以通过光传输线（14）和散热片（19）有效地消散由光学模块产生的热量。

公开(公告)号：WO2003085741A1

公开(公告)日：2003-10-16

申请号：PCT/JP2003/004204

申请日：2003-04-02

Applicant: 松下電器産業株式会社 ,  大塚 隆 ,  田中 英行

Inventor： 大塚 隆 ,  田中 英行

IPC: H01L27/105

CPC classification number: G11C14/0072 ,  G11C8/16 ,  G11C13/0004 ,  G11C14/009 ,  H01L21/28291 ,  H01L27/101 ,  H01L27/11 ,  H03K3/356008

Abstract: 本発明の不揮発性フリップフロップは、一対の逆論理のデータを記憶するための一対の記憶ノード（５、６）を有するフリップフロップ部（４）と、スイッチング素子（９、１０）を介して、前記一対の記憶ノード（５、６）とそれぞれ接続され、その抵抗が保存可能に変化する一対の不揮発性抵抗変化素子（１１、１２）とを備え、ストア動作において、前記一対の記憶ノード（５、６）のそれぞれの電位に応じて、前記一対の不揮発性抵抗変化素子（１１、１２）の抵抗を変化させ、リコール動作において、前記一対の記憶ノード（５、６）のそれぞれを前記一対の不揮発性抵抗変化素子（１１、１２）の抵抗の差に応じた電位にすることが可能なように構成されている。

Abstract translation: 非易失性触发器包括具有用于存储一对反向逻辑数据的一对存储节点（5,6）和一对非易失性电阻变化元件（11,12）的触发器单元（4） 分别经由开关元件（9,10）连接到所述一对存储节点（5,6）并且以可以存储的方式改变其电阻。 在存储操作中，一对非易失性电阻变化元件（11,12）的电阻根据该对存储节点（5,6）的电位而改变，并且在调用操作中，该对存储节点 5，6）被设定为对应于该对非易失性电阻变化元件（11,12）的电阻之差的电位。