利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

18 条记录 (耗时 0.017 秒)

    DUAL IMAGE SENSOR IMAGE PROCESSING SYSTEM AND METHOD
    3.
    发明申请
    DUAL IMAGE SENSOR IMAGE PROCESSING SYSTEM AND METHOD 审中-公开
    双图像传感器图像处理系统和方法

    公开(公告)号：WO2012024155A1

    公开(公告)日：2012-02-23

    申请号：PCT/US2011/047376

    申请日：2011-08-11

    申请人： APPLE INC. ,  COTE, Guy ,  FREDERIKSEN, Jeffrey, E. ,  BRATT, Joseph, P. ,  GO, Shun, Wai ,  MILLET, Timothy, J.

    发明人： COTE, Guy ,  FREDERIKSEN, Jeffrey, E. ,  BRATT, Joseph, P. ,  GO, Shun, Wai ,  MILLET, Timothy, J.

    IPC分类号： H04N5/232

    CPC分类号： H04N5/232 ,  H04N5/2258 ,  H04N5/23245

    摘要： Various techniques are provided for processing image data acquired using a digital image sensor 90. In accordance with aspects of the present disclosure, one such technique may relate to the processing of image data in a system 10 that supports multiple image sensors 90. In one embodiment, the image processing system 32 may include control circuitry configured to determine whether a device is operating in a single sensor mode (one active sensor) or a dual sensor mode (two active sensors). When operating in the single sensor mode, data may be provided directly to a front-end pixel processing unit 80 from the sensor interface of the active sensor. When operating in a dual sensor mode, the image frames from the first and second sensors 90a, 90b are provided to the front-end pixel processing unit 80 in an interleaved manner. For instance, in one embodiment, the image frames from the first and second sensors 90a, 90b are written to a memory 108, and then read out to the front-end pixel processing unit 80 in an interleaved manner.

    摘要翻译： 提供了用于处理使用数字图像传感器90获取的图像数据的各种技术。根据本公开的方面，一种这样的技术可以涉及对支持多个图像传感器90的系统10中的图像数据的处理。在一个实施例中 图像处理系统32可以包括被配置为确定设备是以单个传感器模式（一个有源传感器）或双传感器模式（两个有源传感器）操作的控制电路。 当在单传感器模式下操作时，数据可以从有源传感器的传感器接口直接提供给前端像素处理单元80。 当以双传感器模式操作时，来自第一和第二传感器90a，90b的图像帧以交错的方式提供给前端像素处理单元80。 例如，在一个实施例中，来自第一和第二传感器90a，90b的图像帧被写入存储器108，然后以交错的方式读出到前端像素处理单元80。

    ELECTRONIC DEVICE DISPLAY WITH CHARGE ACCUMULATION TRACKER
    4.
    发明申请
    ELECTRONIC DEVICE DISPLAY WITH CHARGE ACCUMULATION TRACKER 审中-公开
    带电荷累积跟踪器的电子设备显示

    公开(公告)号：WO2016190955A1

    公开(公告)日：2016-12-01

    申请号：PCT/US2016/025048

    申请日：2016-03-30

    申请人： APPLE INC.

    发明人： WANG, Chaohao ,  TRIPATHI, Brijesh ,  TANN, Christopher, Philip Alan ,  ZALATIMO, David, S. ,  COTE, Guy ,  NAN, Hao ,  ALBRECHT, Marc ,  SACCHETTO, Paolo ,  PINTZ, Sandro, H.

    IPC分类号： G09G3/36

    CPC分类号： G09G3/3614 ,  G09G2320/0204 ,  G09G2320/0247 ,  G09G2320/0257 ,  G09G2320/046 ,  G09G2340/0435 ,  G09G2360/16

    摘要： An electronic device may generate content that is to be displayed on a display. The display may have an array of liquid crystal display pixels for displaying image frames of the content. The image frames may be displayed with positive and negative polarities to help reduce charge accumulation effects. A charge accumulation tracker may analyze the image frames to determine when there is a risk of excess charge accumulation. The charge accumulation tracker may analyze information on gray levels, frame duration, and frame polarity. The charge accumulation tracker may compute a charge accumulation metric for entire image frames or may process subregions of each frame separately. When subregions are processed separately, each subregion may be individually monitored for a risk of excess charge accumulation.

    摘要翻译： 电子设备可以生成要显示在显示器上的内容。 显示器可以具有用于显示内容的图像帧的液晶显示像素阵列。 图像帧可以以正极性和负极性显示，以帮助减少电荷积累效应。 电荷累积跟踪器可以分析图像帧以确定何时存在电荷累积过多的风险。 电荷累积跟踪器可以分析关于灰度级，帧持续时间和帧极性的信息。 电荷累积跟踪器可以计算整个图像帧的电荷累积度量，或者可以分别处理每个帧的子区域。 当分区域被单独处理时，可以对每个子区域进行单独的监视，以获得过剩电荷累积的风险。

    METADATA HINTS TO SUPPORT BEST EFFORT DECODING
    5.
    发明申请
    METADATA HINTS TO SUPPORT BEST EFFORT DECODING 审中-公开
    元数据提示支持最佳效果解码

    公开(公告)号：WO2016060826A1

    公开(公告)日：2016-04-21

    申请号：PCT/US2015/052315

    申请日：2015-09-25

    申请人： APPLE INC.

    发明人： TOURAPIS, Alexandros ,  SINGER, David, W. ,  KOLAROV, Krasimir, D. ,  SAUNDERS, Steven, E. ,  COTE, Guy ,  CISMAS, Sorin

    IPC分类号： H04N19/147 ,  H04N19/172 ,  H04N19/46 ,  H04N19/196 ,  H04N19/12 ,  H04N19/156

    CPC分类号： H04N19/156 ,  H04N19/105 ,  H04N19/12 ,  H04N19/147 ,  H04N19/154 ,  H04N19/172 ,  H04N19/196 ,  H04N19/44 ,  H04N19/46

    摘要： In a coding system, an encoder codes video data according to a predetermined protocol, which, when decoded causes an associated decoder to perform a predetermined sequence of decoding operations. The encoder may perform local decodes of the coded video data, both in the manner dictated by the coding protocol that is at work and also by one or more alternative decoding operations. The encoder may estimate relative performance of the alternative decoding operations as compared to a decoding operation that is mandated by the coding protocol. The encoder may provide identifiers in metadata that is associated with the coded video data to identify such levels of distortion and/or levels of resources conserved. A decoder may refer to such identifiers when determining when to engage alternative decoding operations as may be warranted under resource conservation policies.

    摘要翻译： 在编码系统中，编码器根据预定的协议对视频数据进行编码，当预定协议被解码时，相关解码器执行预定的解码操作序列。 编码器可以以由正在工作的编码协议所指定的方式以及通过一个或多个替代解码操作来执行编码视频数据的本地解码。 与由编码协议强制的解码操作相比，编码器可以估计替代解码操作的相对性能。 编码器可以提供与编码的视频数据相关联的元数据中的标识符，以识别所保存的资源的失真和/或资源级别。 当确定什么时候参与在资源节约策略下可能需要的替代解码操作时，解码器可以参考这样的标识符。

    CHROMA CACHE ARCHITECTURE IN BLOCK PROCESSING PIPELINES
    6.
    发明申请
    CHROMA CACHE ARCHITECTURE IN BLOCK PROCESSING PIPELINES 审中-公开
    块式加工管道中的色谱高速缓存架构

    公开(公告)号：WO2016032765A1

    公开(公告)日：2016-03-03

    申请号：PCT/US2015/045129

    申请日：2015-08-13

    申请人： APPLE INC.

    发明人： COTE, Guy ,  BRATT, Joseph, P. ,  MILLET, Timothy, J. ,  KONG, Shing, I. ,  CHENG, Joseph, J.

    IPC分类号： H04N19/127 ,  H04N19/186 ,  H04N19/42 ,  H04N19/433

    CPC分类号： H04N19/186 ,  G06F12/00 ,  G06F12/0207 ,  G06F12/0862 ,  G06F12/121 ,  G06F2212/1024 ,  G06F2212/455 ,  G06F2212/6024 ,  G06F2212/6026 ,  G06T1/60 ,  H04N19/127 ,  H04N19/172 ,  H04N19/176 ,  H04N19/423 ,  H04N19/433 ,  H04N19/439

    摘要： Methods and apparatus for caching reference data in a block processing pipeline. A cache may be implemented to which reference data corresponding to motion vectors for blocks being processed in the pipeline may be prefetched from memory. Prefetches for the motion vectors may be initiated one or more stages prior to a processing stage. Cache tags for the cache may be defined by the motion vectors. When a motion vector is received, the tags can be checked to determine if there are cache block(s) corresponding to the vector (cache hits) in the cache. Upon a cache miss, a cache block in the cache is selected according to a replacement policy, the respective tag is updated, and a prefetch (e.g., via DMA) for the respective reference data is issued.

    摘要翻译： 在块处理流水线中缓存参考数据的方法和装置。 可以实现缓存，其可以从存储器预取哪个对应于在流水线中处理的块的运动矢量的参考数据。 可以在处理阶段之前一个或多个阶段启动用于运动矢量的预取。 高速缓存的缓存标签可以由运动向量定义。 当接收到运动矢量时，可以检查标签以确定是否存在与缓存中的向量（高速缓存命中）相对应的高速缓存块。 在缓存未命中时，根据替换策略来选择高速缓存中的高速缓存块，相应的标签被更新，并且发出用于各个参考数据的预取（例如，经由DMA）。

    ELECTRONIC DISPLAY COLOR ACCURACY COMPENSATION
    7.
    发明申请
    ELECTRONIC DISPLAY COLOR ACCURACY COMPENSATION 审中-公开

    公开(公告)号：WO2019050616A1

    公开(公告)日：2019-03-14

    申请号：PCT/US2018/040763

    申请日：2018-07-03

    申请人： APPLE INC.

    发明人： HERRANZ, Adria Fores ,  COTE, Guy ,  SPENCE, Arthur L. ,  CHAPPALLI, Mahesh B. ,  HOLLAND, Peter F. ,  THOMPSON, Ross

    IPC分类号： G09G5/02 ,  G09G5/06

    摘要： Systems, methods, and non-transitory media are presented that provide for improving color accuracy. An electronic display (12) includes a display region having multiple pixels each having multiple subpixels. The electronic device (10) also includes a display pipeline (36) coupled to the electronic display (12). The display pipeline (36) is configured to receive image data and perform white point compensation on the image data to compensate for a current drop in the display (12) to cause the display (12) to display a target white point when displaying white. The display pipeline (36) also is configured to correct white point overcompensation on the image data to reduce possible oversaturation of non-white pixels using the white point compensation. Finally, the display pipeline (36) is configured to output the compensated and corrected image data to the electronic display (12) to facilitate displaying the compensated and corrected image data on the display region.

    TIMESTAMP BASED DISPLAY UPDATE MECHANISM
    8.
    发明申请
    TIMESTAMP BASED DISPLAY UPDATE MECHANISM 审中-公开
    基于TIMESTAMP的显示更新机制

    公开(公告)号：WO2017058343A1

    公开(公告)日：2017-04-06

    申请号：PCT/US2016/043394

    申请日：2016-07-21

    申请人： APPLE INC.

    发明人： TRIPATHI, Brijesh ,  SPENCE, Arthur L. ,  DE CESARE, Joshua P. ,  GARBACEA, Ilie ,  COTE, Guy ,  CHAPPALLI, Mahesh B. ,  GRAY, Malcolm D. ,  TANN, Christopher P.

    IPC分类号： G06F3/147 ,  G06F3/14

    CPC分类号： G09G5/395 ,  G06F3/1407 ,  G06F3/147 ,  G09G2310/08 ,  G09G2340/0407 ,  G09G2340/0464 ,  G09G2360/127

    摘要： Systems, apparatuses, and methods for implementing a timestamp based display update mechanism. A display control unit includes a timestamp queue for storing timestamps, wherein each timestamp indicates when a corresponding frame configuration set should be fetched from memory. At pre-defined intervals (810), the display control unit may compare the timestamp of the topmost entry of the timestamp queue to a global timer value (815). If the timestamp is earlier than the global timer value (820), the display control unit may pop the timestamp entry and fetch the frame next configuration set from memory (825). The display control unit may then apply the updates of the frame configuration set to its pixel processing elements (835). After applying the updates, the display control unit may fetch and process the source pixel data and then drive the pixels of the next frame to the display (840).

    摘要翻译： 用于实现基于时间戳的显示更新机制的系统，装置和方法。 显示控制单元包括用于存储时间戳的时间戳队列，其中每个时间戳指示何时应当从存储器取出对应的帧配置集。 以预定义的间隔（810），显示控制单元可以将时间戳队列的最上面的条目的时间戳与全局定时器值（815）进行比较。 如果时间戳早于全局定时器值（820），则显示控制单元可以弹出时间戳条目并从存储器提取下一个配置集合（825）。 然后，显示控制单元可以将帧配置集的更新应用于其像素处理元件（835）。 在应用更新之后，显示控制单元可以获取并处理源像素数据，然后将下一帧的像素驱动到显示器（840）。

    HIGH SPEED DISPLAY INTERFACE
    9.
    发明申请
    HIGH SPEED DISPLAY INTERFACE 审中-公开
    高速显示界面

    公开(公告)号：WO2016148859A1

    公开(公告)日：2016-09-22

    申请号：PCT/US2016/019345

    申请日：2016-02-24

    申请人： APPLE INC.

    发明人： SACCHETTO, Paolo ,  LUM, David W. ,  TANN, Christopher P. ,  COTE, Guy ,  WANG, Chaohao ,  PINTZ, Sandro H.

    IPC分类号： G09G5/00

    CPC分类号： G09G5/006 ,  G09G2330/021 ,  G09G2340/02 ,  G09G2340/0435 ,  G09G2350/00 ,  G09G2370/10

    摘要： Methods and devices employing circuitry for dynamically adjusting bandwidth control of a display interface are provided. The display interface or image content is dynamically adjusted to support both high-speed image data (e.g., 120 Hz image data) and lower-speed content (e.g., 60 Hz content). For example, in some embodiments, additional pixel pipelines and/or processing lanes may be activated during the rendering of high-speed image data, but not during the rendering of low-speed image data. Additionally or alternatively, high-speed image data, but not low-speed data, may be compressed to render high-speed content over an interface that supports only low-speed content.

    摘要翻译： 提供了采用用于动态调整显示接口的带宽控制的电路的方法和设备。 显示界面或图像内容被动态地调整以支持高速图像数据（例如，120Hz图像数据）和较低速度内容（例如，60Hz内容）。 例如，在一些实施例中，在渲染高速图像数据期间可以激活附加的像素管线和/或处理通道，但是在呈现低速图像数据期间不会激活。 另外或替代地，高速图像数据而不是低速数据可以被压缩以通过仅支持低速内容的接口呈现高速内容。