公开(公告)号：WO1995030189A1

公开(公告)日：1995-11-09

申请号：PCT/DE1995000557

申请日：1995-04-19

Applicant: SIEMENS AKTIENGESELLSCHAFT ,  EUE, Wolfgang

Inventor： SIEMENS AKTIENGESELLSCHAFT

IPC: G06F11/16

CPC classification number: G06F11/165 ,  G05B9/03 ,  G06F11/0796 ,  G06F11/1616 ,  G06F11/1633

Abstract: The data are classified as more or less dangerous depending on the system values which they represent and, where data are unequal, are transiently processed further with the data classified as less dangerous. It is possible, especially with more than bivalent data, to list in a table the data with which further processing is to be performed transiently in the case of unequal data. This table can be used, even for further processing, to predict such data which exist in none of the participating partial control systems, e.g. the data from the previous processing period. The process can be used to advantage in both multi-computer systems and with linking circuits with redundancy.

Abstract translation: 该数据被分类危险的，取决于系统参数，它们在更少或更多的，并且数据表示为暂时不等式为危害较小的分类数据继续工作。 特别是多于两个值的数据，即暂时的数据继续在Datenungleicheit工作可以在表中列出。 该表如先前处理期间的数据这样的数据可以是用于进一步处理假装存在于任何所涉及的副控制系统。 该方法可以有利地在两个Mehrechnersystemen以及冗余设计的逻辑电路来施加。

公开(公告)号：WO99066405A1

公开(公告)日：1999-12-23

申请号：PCT/US1999/012432

申请日：1999-06-03

IPC: G06F11/18 ,  G06F11/16 ,  G06F13/36 ,  G06F13/40 ,  G06F13/28

CPC classification number: G06F11/1641 ,  G06F11/1616 ,  G06F11/1658 ,  G06F13/4004 ,  G06F2201/845

Abstract: A bridge for a multi-processor system includes bus interfaces for connection to an I/O bus of a first processing set, an I/O bus of a second processing set and a device bus. A bridge control mechanism is operable to compare address and data phases of I/O accesses by the first and second processing sets. A direct memory access mechanism is operable to initiate a direct memory access operation to read from a corresponding location in each processor set into a respective dissimilar data register associated with each processing set. The bridge control mechanism is operable during the direct memory access operation to disregard differences in the data phase for the dissimilar data write access. As a result it is possible to transfer dissimilar data from the processors into the bridge in a combined (lockstep comparison) mode. In a subsequent phase the bridge control mechanism responds to a read destination address supplied in common by the first and second processing sets for a dissimilar data read access to supply data read from a determined one of the dissimilar data registers to the first and second processing sets. In this manner the data from one processing set can be copied to the other processing set while in a combined mode.

Abstract translation: 用于多处理器系统的桥接器包括用于连接到第一处理集合的I / O总线，第二处理集合的I / O总线和设备总线的总线接口。 桥接控制机制可操作以比较第一和第二处理集合的I / O访问的地址和数据相位。 直接存储器访问机制可操作以启动直接存储器访问操作，以将每个处理器集合中的相应位置读取为与每个处理集相关联的相应不同数据寄存器。 桥接控制机制在直接存储器访问操作期间可操作以忽略不同数据写访问的数据阶段的差异。 因此，可以以组合（锁步比较）模式将不同的数据从处理器传输到桥中。 在随后的阶段中，桥接控制机制响应由第一和第二处理集合共同提供的用于不同数据读取访问的读取目的地地址，以将从所确定的一个不同数据寄存器读取的数据提供给第一和第二处理集 。 以这种方式，来自一个处理集合的数据可以在组合模式下被复制到另一个处理集合。

公开(公告)号：WO1997002529A1

公开(公告)日：1997-01-23

申请号：PCT/US1996010731

申请日：1996-06-19

Applicant: QUANTUM CORPORATION

Inventor： QUANTUM CORPORATION ,  NGUYEN, Hung, C. ,  HOSPODOR, Andrew, D.

IPC: G06F11/10

CPC classification number: H03M13/15 ,  G06F11/1004 ,  G06F11/1616

Abstract: A cross-check encoder (116) and comparison circuit (118) is added to an interface circuit (101) which receives data from a host processing system (100). Incoming host data is encoded to produce redundant information according to the same Reed-Solomon code implemented in the cross-check circuitry already provided in the data path to detect miscorrections by the error correction code. Cross-check redundancy generated by the interface cross-check encoder (104) is appended to its associated data block in the block memory buffer (108). The integrity of the data blocks passing through the buffer is checked by utilizing the cross-check circuitry to regenerate the redundant cross-check bytes and then performing a comparison of the regenerated cross-check bytes with the cross-check bytes from the buffer.

Abstract translation: 交叉检验编码器（116）和比较电路（118）被添加到从主机处理系统（100）接收数据的接口电路（101）。 编码进入的主机数据以根据在数据路径中已经提供的交叉核对电路中实现的相同的里德 - 所罗门码来产生冗余信息，以通过纠错码来检测误差。 由接口交叉校验编码器（104）产生的交叉校验冗余被附加到块存储器缓冲器（108）中的相关联的数据块。 通过使用交叉检查电路来检查通过缓冲器的数据块的完整性，以重新生成冗余交叉检查字节，然后执行再生的交叉检查字节与来自缓冲器的交叉检查字节的比较。

公开(公告)号：WO2011067702A1

公开(公告)日：2011-06-09

申请号：PCT/IB2010/055421

申请日：2010-11-25

Applicant: AXXANA (ISRAEL) LTD. ,  WINOKUR, Alex

Inventor： WINOKUR, Alex

IPC: G06F15/16

CPC classification number: H04L67/1097 ,  G06F3/061 ,  G06F3/0635 ,  G06F3/067 ,  G06F11/1616

Abstract: A network appliance (40) includes a processor (48) and a Host Bus Adapter (HBA - 44). The processor is configured to execute storage commands in one or more storage devices (28A, 28B). The HBA is coupled to a network (32) so as to receive communication frames sent over the network to the network appliance, and is configured to filter the received communication frames so as to pass through to the processor only a subset of the received communication frames, which correspond to the storage commands that have been sent by one or more applications for processing by the network appliance.

Abstract translation: 网络设备（40）包括处理器（48）和主机总线适配器（HBA-44）。 处理器被配置为在一个或多个存储设备（28A，28B）中执行存储命令。 HBA耦合到网络（32），以便接收通过网络发送到网络设备的通信帧，并且被配置为对所接收的通信帧进行过滤，以仅将所接收的通信帧的子集传递到处理器 ，其对应于由一个或多个应用程序发送以供网络设备处理的存储命令。

公开(公告)号：WO2007048725A1

公开(公告)日：2007-05-03

申请号：PCT/EP2006/067443

申请日：2006-10-16

Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION ,  IBM UNITED KINGDOM LIMITED ,  CONDORELLI, Vincenzo ,  DEWKETT, Thomas ,  HOCKER, Michael ,  VISEGRADY, Tamas

Inventor： CONDORELLI, Vincenzo ,  DEWKETT, Thomas ,  HOCKER, Michael ,  VISEGRADY, Tamas

IPC: G06F11/16

CPC classification number: G06F11/1608 ,  G06F11/1616 ,  G06F11/1625

Abstract: In a communications channel coupled to multiple duplicated subsystems, a method, interposer and program product are provided for verifying integrity of subsystem responses. Within the communications channel, a first checksum is calculated with receipt of a first response from a first subsystem responsive to a common request, and a second checksum is calculated for a second response of a second subsystem received responsive to the common request. The first checksum and the second checksum are compared, and if matching, only one of the first response and the second response is forwarded from the communications channel as the response to the common request, with the other of the first response and the second response being discarded by the communications channel.

Abstract translation: 在耦合到多个重复子系统的通信信道中，提供了用于验证子系统响应的完整性的方法，插入器和程序产品。 在通信信道中，响应于公共请求从第一子系统接收到第一响应来计算第一校验和，并且响应于公共请求而接收响应于第二子系统的第二响应的第二校验和。 比较第一校验和和第二校验和，如果匹配，则只有第一响应和第二响应中的仅一个作为对公共请求的响应从通信信道转发，第一响应和第二响应中的另一个为 由通信信道丢弃。

公开(公告)号：WO2009059909A1

公开(公告)日：2009-05-14

申请号：PCT/EP2008/064519

申请日：2008-10-27

Applicant: SIEMENS AKTIENGESELLSCHAFT ,  SCHWEISSTHAL, Hans-Helmut

Inventor： SCHWEISSTHAL, Hans-Helmut

IPC: G06F11/18 ,  B61L1/00

CPC classification number: G06F11/184 ,  G06F11/1616

Abstract: Die Erfindung betrifft eine Rechnerarchitektur mit einem mehrkanaligen CPU-Kern (1; 5), der an eine Peripherie (2) angeschlossen ist, zur signaltechnisch sicheren Prozessdatenverarbeitung bei Bahnanwendungen. Um die Verfügbarkeit zu verbessern, ist vorgesehen, dass der CPU-Kern (5) mindestens drei Kanäle (A, B, C) und die Peripherie (2) mindestens zwei zweikanalige Teilsysteme (6.1, 6.2, 6.3) aufweisen, wobei mindestens ein Kanal (A, B, C) des CPU-Kerns (5) an mindestens zwei Teilsysteme (6.1, 6.2, 6.3) der Peripherie (2) angeschlossen ist.

Abstract translation: 本发明涉及一种具有多通道的CPU核心的计算机体系结构（1; 5），其连接到外围设备（2），该故障安全数据处理在铁路应用过程。 为了提高可用性，提供的是，CPU芯（5）包括至少三个通道（A，B，C）的周边（2）至少两个双通道子系统（6.1，6.2，6.3），其中，至少一个信道 在周边（2）中的至少两个子系统（6.1，6.2，6.3）的CPU核心（5）的（A，B，C）连接。

公开(公告)号：WO2009036891A1

公开(公告)日：2009-03-26

申请号：PCT/EP2008/007226

申请日：2008-09-04

Applicant: SEW-EURODRIVE GMBH & CO. KG ,  DUNKER, Raphael

Inventor： DUNKER, Raphael

IPC: G06F11/16 ,  H04L29/12 ,  H04L12/40 ,  G05B19/042

CPC classification number: H04L12/403 ,  G06F11/1443 ,  G06F11/1616 ,  G06F11/1633 ,  H04L12/40195 ,  H04L29/12254 ,  H04L29/12849 ,  H04L61/2038 ,  H04L61/6027

Abstract: Es wird vorgeschlagen, in einem Feldgerät zur Verwendung in einem AS-interface-Netzwerk in Abhängigkeit von der zugewiesenen Adresse eine unterschiedliche Anzahl logischer Slaves zu realisieren, die im Standard- oder im erweiterten Adressiermodus mit der zugewiesenen Adresse ansprechbar sind. Somit lassen sich in einem Feldgerät Slaves mit unterschiedlichen Profilen bereitstellen, über die unterschiedliche Datentypen austauschbar sind. Ferner wird ein Verfahren vorgeschlagen, mit dem ein Feldgerät mit unterschiedlichen Slaves unter Vermeidung von Doppeladressierungen auf einfache Weise adressierbar ist. Die Anzahl logischer Slaves werden zur redundanten, sicheren Datenübertragung zwischen Feldgerät und Netzwerk verwendet.

Abstract translation: 所以建议在用于在AS接口网络中使用的现场设备来实现响应于所述分配的地址不同数目的在标准或与所分配的地址的扩展寻址模式寻址逻辑的从站。 因此在以不同的配置的现场设备从部署是对不同的数据类型可以互换的。 此外，提出一种方法，用不同的从站避免双重寻址可以很容易地寻址的现场设备。 逻辑从站数被用于现场设备和网络之间的冗余，安全的数据传输。

公开(公告)号：WO2016113729A1

公开(公告)日：2016-07-21

申请号：PCT/IL2015/051232

申请日：2015-12-20

Applicant: SITAL TECHNOLOGY LTD.

Inventor： HOFMAN, Ofer

IPC: G01R31/28 ,  H04L12/26

CPC classification number: G06F11/2007 ,  G06F11/1616 ,  G06F13/4072 ,  G06F13/4282 ,  G06F2201/805 ,  H04L12/40182 ,  H04L12/413

Abstract: Described is a differential data bus system which maintains error free communication despite faults in one of the data bus lines.

Abstract translation: 描述了一种差分数据总线系统，其保持无数据通信，尽管其中一条数据总线线路中存在故障。

公开(公告)号：WO2007071378A1

公开(公告)日：2007-06-28

申请号：PCT/EP2006/012256

申请日：2006-12-19

Applicant: VOSSLOH INFORMATION TECHNOLOGIES GMBH ,  HUNDT, Reinhold ,  OTTO, Ralf ,  PASTERNOK, Thomas ,  PENSOLD, Rolf ,  TSCHORN, Stephan

Inventor： HUNDT, Reinhold ,  OTTO, Ralf ,  PASTERNOK, Thomas ,  PENSOLD, Rolf ,  TSCHORN, Stephan

IPC: B61L25/08 ,  G06F11/16

CPC classification number: B61L25/08 ,  G06F3/14 ,  G06F3/1438 ,  G06F11/1616 ,  G06F11/1641 ,  G06F11/1675 ,  G06F11/1679 ,  G09G5/006 ,  G09G2330/08 ,  G09G2330/12 ,  G09G2360/06 ,  G09G2370/12 ,  G09G2370/18 ,  G09G2380/10

Abstract: Die Erfindung betrifft ein Verfahren und eine Anordnung (10) zur sicheren Überwachung und Auswertung von Betriebszuständen wenigstens eines Verkehrssteuerungssystems (12, 12', 12'', 12'''), insbesondere wenigstens einer Steuerungsvorrichtung (14, 14', 14'', 14''') eines elektronischen Stellwerks (16, 16', 16'', 16''') für den spurgebundenen Verkehr, umfassend zwei gesonderte, miteinander kommunizierende Datenverarbeitungsvorrichtungen (30, 30'), die jeweils eine Einrichtung (32, 32') zum Empfangen und Aufbereiten von erhaltenen Daten und/oder Informationen eines Betriebszustandes der wenigstens einen Steuerungsvorrichtung (14, 14', 14'', 14'''), eine Einrichtung (33, 33') zum Visualisieren der empfangenen und aufbereiteten Daten und/oder Informationen des Betriebszustandes auf einem Bildschirm (26, 26', 26'', 26''', 26'''') oder dergleiche und eine Einrichtung (36, 36') zum pixelgenauen Erzeugen eines Bildsignales nach DVI (Digital Visual Interface)-Standard aus den empfangenen und aufbereiteten Daten und/oder Informationen des Betriebszustandes aufweisen, und eine Bildsignalvergleichsvorrichtung (38) zum Vergleichen und Auswerten der zwei DVI-Bildsignale miteinander sowie zum Erzeugen oder Unterdrücken eines Impulses oder Signales in Antwort auf die Auswertung des Vergleichs zwischen den zwei DVI-Bildsignalen sowie Weiterleiten dessen von der Bildsignalvergleichsvorrichtung (38) an die zwei Datenverarbeitungsvorrichtungen (30, 30') zur weitergehenden Bedienung und/oder Steuerung der wenigstens einen Steuerungsvorrichtung (14, 14', 14'', 14''') oder zur Sperrung der weitergehenden Bedienun und/oder Steuerung der wenigsten einen Steuerungsvorrichtung (14, 14', 14'' 14"'), sowie deren Verwendung.

Abstract translation: 本发明涉及一种用于安全监控和至少一个交通控制系统（12，12“ 12' ”，12' ‘’），特别是至少一个控制装置（14，14“ 14' ”的操作状态的评价的方法和装置（10） ，14为轨道传播交通 '的电子联锁系统的）（16，16' ''，16 ''，16 '' '），其包括两个分开的，相互连通的数据处理装置（30，30'），每个包括一个装置（32， 32“），用于将得到的数据的接收和处理和/或所述至少一个控制装置（14，14的操作状态的信息”用于可视化的接收和处理，14“”，14“”“），装置（33，33”） 在屏幕上的数据信息和/或操作状态（26，26“ 26' ”，26' ‘’，26‘’‘’）或用于像素根据DVI准确产生图像信号dergleiche和装置（36，36“）（ 数字视频接口）从接收和标准 已经准备用于比较和评估与彼此的两个DVI视频信号以及用于产生或者抑制脉冲或信号响应于所述两个DVI图像信号和转发之间的比较的评价数据和/或运行状态的信息，以及图像信号比较装置（38） 从图像信号比较装置（38），其在两个数据处理装置（30，30“），用于进一步的操作和/或控制的至少一个控制装置（14，14”，14“”，14“”“）或用于阻挡进一步操作系和 /或所述至少一个控制装置（14，14”，14' '14'“），和它们的使用的控制。

公开(公告)号：WO2007033902A2

公开(公告)日：2007-03-29

申请号：PCT/EP2006066029

申请日：2006-09-05

Applicant: SIEMENS AG ,  DOMBERGER HERBERT ,  KERN KARL-HEINZ ,  POOK FRIEDRICH

Inventor： DOMBERGER HERBERT ,  KERN KARL-HEINZ ,  POOK FRIEDRICH

IPC: G06F11/22 ,  G06F3/14

CPC classification number: G06F11/1616

Abstract: The invention relates to a method and arrangement for testing an image of a display device (4) for calculating a process value, wherein a graphic card (5) is arranged upstream of said display device (4). The inventive method consists in associating an additional concrete image symbol to a measured process value received from a process valuator (1) in a visualisation unit (3) placed upstream of the graphic card (5), in detecting said image symbol by a signal analyser (6) positioned downstream of said graphic card (5), in determining an associated process value according the thus detected image symbol in the visualisation unit (3), in comparing the thus determined process value with the measured process value in a comparison unit (2) and in identifying an error in the case of a difference between said two values.

Abstract translation: 本发明涉及一种方法和用于检查的显示装置（4）的一个过程值的图像输出装置，其中，所述显示装置（4）具有一个图形卡（5）上游侧连接。 可以设想，从一个过程值发生器（1）获得的测量过程值的图形卡（5）在显示单元（3）特定的附加图标被分配之前。 图形卡后（5）和在由信号分析器（6）的显示装置（4）的符号图像的前面被检测到。 相关联的过程值中从这样获取的图像图标可视化单元（3）来确定。 将这样确定的过程值与比较单元（2）所测得的过程值进行比较。 用差中检测到错误。