公开(公告)号：WO2017096455A1

公开(公告)日：2017-06-15

申请号：PCT/CA2016/000300

申请日：2016-12-02

Applicant: TITAN MEDICAL INC.

Inventor： CHINNOCK, Randal B. ,  JULIAN, Jason P. ,  GRUBNER, George ,  WEBER, William L.

IPC: H04N13/02 ,  A61B90/10 ,  H04N5/335 ,  H04N5/341

CPC classification number: H01L27/14607 ,  H01L27/14618 ,  H04N13/239 ,  H04N2213/001

Abstract: A stereoscopic image sensor apparatus including a pair of image sensors adjacently fabricated on a common carrier is disclosed, the common carrier being a diced portion of a carrier on which an aligned plurality of image sensors have been fabricated within an alignment tolerance, the alignment tolerance including a target lateral offset between the adjacent image sensors, and a target orientation between corresponding rows of light sensitive elements on the adjacent image sensors. An alternative stereoscopic image sensor apparatus includes a common window having first and second image sensors bonded to the common window within the alignment tolerance. Another alternative stereoscopic image sensor apparatus includes rear faces of respective first and second image sensors being bonded to a common circuit substrate within the alignment tolerance. Methods for fabricating the stereoscopic image sensors are also disclosed.

Abstract translation: 公开了一种立体图像传感器设备，其包括在共同载体上相邻制造的一对图像传感器，该公共载体是载体的切块部分，在该载体上已经制作了对齐的多个图像传感器 对准公差，对准公差包括相邻图像传感器之间的目标横向偏移，以及相邻图像传感器上相应行之间的光敏元件之间的目标定向。 另一种立体图像传感器装置包括具有在对准公差内接合到公共窗的第一和第二图像传感器的公共窗。 另一种可选择的立体图像传感器装置包括在对准公差内将相应的第一和第二图像传感器的背面接合到公共电路基板。 还公开了制造立体图像传感器的方法。

公开(公告)号：WO2017073322A1

公开(公告)日：2017-05-04

申请号：PCT/JP2016/080220

申请日：2016-10-12

Applicant: SONY SEMICONDUCTOR SOLUTIONS CORPORATION

Inventor： YANAGITA Takeshi ,  NATORI Taichi ,  TAKAHASHI Hirotsugu ,  MARUYAMA Shunsuke ,  MARUYAMA Yasushi

IPC: H01L27/146

CPC classification number: H01L27/1463 ,  H01L27/14605 ,  H01L27/14607 ,  H01L27/14621 ,  H01L27/14623 ,  H01L27/14627 ,  H01L27/14645 ,  H04N5/35563 ,  H04N5/37452

Abstract: Imaging devices and electronic apparatuses incorporating imaging devices or image pick-up elements are provided. An imaging device as disclosed can include a substrate, a first opto-electronic converter having a first area formed in the substrate, and a second opto-electronic converter having a second area formed in the substrate. The first area is larger than the second area. In addition, a light blocking wall can extend from a first surface of the substrate such that at least a portion of the light blocking wall is between the first opto-electronic converter and the second opto-electronic converter.

Abstract translation: 提供了包含成像装置或图像拾取元件的成像装置和电子设备。 所公开的成像设备可以包括基板，具有形成在基板中的第一区域的第一光电转换器以及具有形成在基板中的第二区域的第二光电转换器。 第一个区域比第二个区域大。 此外，遮光壁可以从衬底的第一表面延伸，使得遮光壁的至少一部分在第一光电转换器和第二光电转换器之间。

公开(公告)号：WO2017003698A1

公开(公告)日：2017-01-05

申请号：PCT/US2016/037722

申请日：2016-06-16

Applicant: MICROSOFT TECHNOLOGY LICENSING, LLC

Inventor： ELKHATIB, Tamer ,  CHAN, Vei-Han ,  QIAN, William ,  AKKAYA, Onur Can ,  MEHTA, Swati ,  BAMJI, Cyrus

IPC: H01L21/30 ,  H01L27/146

CPC classification number: H01L27/14607 ,  G01S7/4816 ,  H01L21/0234 ,  H01L21/02348 ,  H01L21/30 ,  H01L27/14609 ,  H01L27/14632 ,  H01L27/14649 ,  H01L27/14685 ,  H01L27/14687 ,  H01L27/14689

Abstract: A CMOS time-of-flight image sensor must be robust to interface traps and fixed charges which may be present due to fabrication and which may cause an undesired induced electric field in the silicon substrate. This undesired induced electrical field is reduced by introducing a hydrogen-enriched dielectric material. Further remedial techniques can include applying ultraviolet light and/or performing a plasma treatment. Another possible approach adds a passivation doping layer at a top of the detector as a shield against the undesired induced electric field. One or more of the above techniques can be used to prevent any unstable behavior of the time-of-flight sensor.

Abstract translation: CMOS飞行时间图像传感器必须对由于制造可能存在的接口陷阱和固定电荷而鲁棒，并且可能在硅衬底中引起不期望的感应电场。 通过引入富氢介电材料来减少该不希望的感应电场。 进一步的补救技术可以包括施加紫外光和/或进行等离子体处理。 另一种可能的方法在检测器的顶部添加钝化掺杂层作为防止不期望的感应电场的屏蔽。 可以使用上述一种或多种技术来防止飞行时间传感器的任何不稳定的行为。

公开(公告)号：WO2016129109A1

公开(公告)日：2016-08-18

申请号：PCT/JP2015/053997

申请日：2015-02-13

Applicant: ルネサスエレクトロニクス株式会社

Inventor： 関川　宏昭

IPC: H01L27/14 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/82 ,  H01L23/522 ,  H04N5/369

CPC classification number: H01L27/14636 ,  H01L21/82 ,  H01L23/522 ,  H01L27/14 ,  H01L27/14607 ,  H01L27/14612 ,  H01L27/14621 ,  H01L27/14623 ,  H01L27/14627 ,  H01L27/14643 ,  H01L27/14683 ,  H01L27/14687

Abstract: 　半導体装置は、半導体基板の上方に、互いに同層に形成された複数の配線（ＷＲ１１）と、複数の配線（ＷＲ１１）とそれぞれ同層に形成された複数の配線（ＷＲ１２）と、を有する。複数の配線（ＷＲ１１）は、平面視において、Ｘ軸方向にそれぞれ延在し、かつ、Ｘ軸方向と交差するＹ軸方向にピッチ（ＰＴ１１）で配列され、複数の配線（ＷＲ１２）は、平面視において、Ｘ軸方向にそれぞれ延在し、かつ、Ｙ軸方向にピッチ（ＰＴ１２）で配列されている。複数の配線（ＷＲ１１）は、複数の配線（ＷＲ１２）の各々とそれぞれ電気的に接続され、ピッチ（ＰＴ１１）は、ピッチ（ＰＴ１２）よりも小さい。

Abstract translation: 该半导体装置具有：形成在半导体基板的上方的多条布线（WR11），所述布线形成在同一层上; 以及与布线（WR11）形成在同一层中的多条布线（WR12）。 布线（WR11）在俯视图中沿X轴方向延伸，并且以与X轴方向交叉的Y轴方向的间距（PT11）配置，并且布线（WR12）在X轴方向上延伸 并且在Y轴方向以间距（PT12）配置。 布线（WR11）分别与布线（WR12）电连接，间距（PT11）小于间距（PT12）。

公开(公告)号：WO2016027682A1

公开(公告)日：2016-02-25

申请号：PCT/JP2015/072321

申请日：2015-08-06

Applicant: ソニー株式会社

Inventor： 大竹　悠介 ,  若野　壽史 ,  佐野　拓也 ,  田中　裕介 ,  田谷　圭司 ,  針渕　英男 ,  田内　栄一 ,  岩下　博紀 ,  松本　晃

IPC: H01L27/146 ,  H01L21/8234 ,  H01L27/088

CPC classification number: H01L27/14612 ,  H01L21/8234 ,  H01L27/088 ,  H01L27/146 ,  H01L27/14605 ,  H01L27/14607 ,  H01L27/14687 ,  H01L29/1033 ,  H01L29/42372

Abstract: 　本開示は、イオン注入により形成される素子分離領域を有する増幅トランジスタのノイズと白キズの発生を抑制することができるようにする固体撮像素子および電子機器に関する。 増幅トランジスタは、イオン注入により形成される素子分離領域を有する。増幅トランジスタのチャネル領域上の少なくとも一部のゲート絶縁膜であるチャネル領域絶縁膜は、選択トランジスタのゲート絶縁膜に比べて薄く、増幅トランジスタの素子分離領域上の少なくとも一部のゲート絶縁膜である素子分離領域絶縁膜は、チャネル領域絶縁膜に比べて厚い。本開示は、例えば、CMOSイメージセンサ等に適用することができる。

Abstract translation: 本公开涉及能够抑制由于具有通过离子注入形成的元件隔离区域的放大晶体管而引起的噪声和白色缺陷的发生的固态图像捕获元件和电子设备。 放大晶体管具有通过离子注入形成的元件隔离区。 在放大晶体管的沟道区域上至少为部分栅极绝缘膜的沟道区绝缘膜比选择晶体管的栅极绝缘膜和元件隔离区域绝缘膜薄， 在放大晶体管的元件隔离区域上的部分栅绝缘膜的厚度比沟道区绝缘膜厚。 本公开可以应用于例如CMOS图像传感器。

公开(公告)号：WO2015191734A1

公开(公告)日：2015-12-17

申请号：PCT/US2015/035135

申请日：2015-06-10

Applicant: SARGENT, Edward Hartley ,  LEE, Jess Jan Young ,  MANDELLI, Emanuele ,  PARK, Jae

Inventor： SARGENT, Edward Hartley ,  LEE, Jess Jan Young ,  MANDELLI, Emanuele ,  PARK, Jae

IPC: H01L27/146

CPC classification number: H01L27/1461 ,  H01L27/14607 ,  H01L27/14618 ,  H01L27/1463 ,  H01L27/14634 ,  H01L27/14643 ,  H01L27/14665 ,  H01L27/1467 ,  H01L2224/48091 ,  H04N5/33 ,  H04N5/347 ,  H04N5/359 ,  H04N5/361 ,  H04N5/37452 ,  H04N5/378 ,  H04N9/045 ,  H01L2924/00014

Abstract: Various embodiments include methods and apparatuses for forming and using pixels for image sensors. In one embodiment, an image sensor is disclosed. The image sensor includes an optically sensitive material; a plurality of electrodes proximate the optically sensitive material, including at least a first electrode, a second electrode and a third electrode; and a charge store. The first electrode is coupled to the charge store, and the first electrode and the second electrode are configured to provide a bias to the optically sensitive material to direct photocarriers to the charge store. Other methods and apparatuses are disclosed.

Abstract translation: 各种实施例包括用于形成和使用图像传感器的像素的方法和装置。 在一个实施例中，公开了一种图像传感器。 图像传感器包括光敏材料; 靠近光敏材料的多个电极，包括至少第一电极，第二电极和第三电极; 和电费店。 第一电极耦合到电荷存储器，并且第一电极和第二电极被配置为向光敏材料提供偏置以将光载流子引导到电荷存储器。 公开了其他方法和装置。

公开(公告)号：WO2015159728A1

公开(公告)日：2015-10-22

申请号：PCT/JP2015/060551

申请日：2015-04-03

Applicant: ソニー株式会社

Inventor： 中島　務 ,  武藤　篤史

IPC: H01L27/146 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L27/14 ,  H04N5/369 ,  H04N5/374

CPC classification number: H04N5/37455 ,  H01L27/14607 ,  H01L27/14634 ,  H01L27/14643 ,  H04N5/374 ,  H04N5/376

Abstract: 　本技術は、撮像素子の性能を落とさずに、小型化することができるようにする撮像素子、電子機器に関する。 光電変換素子を含む画素が２次元的に配置されている画素アレイ部と、画素アレイ部の行走査を制御するロウ回路と、画素アレイ部から読み出されるアナログ信号をデジタル信号に変換するカラム処理部とを備え、画素アレイ部は、１層目の基板に配置され、ロウ回路とカラム処理部は、１層目の基板の下位層の異なる基板であり、１層目の基板に積層される基板に、それぞれ配置されている。本技術は、撮像素子に適用できる。

Abstract translation: 本技术涉及一种成像元件，其成像元件的尺寸可以降低，而不降低成像元件和电子设备的性能。 该成像元件包括：像素阵列部分，其中包括光电转换元件的像素被二维排列; 用于控制像素阵列部分的行扫描的行电路; 以及列处理单元，用于将从像素阵列部分读取的模拟信号转换为数字信号。 像素阵列部分设置在第一层基底上。 行电路和列处理单元被布置在相对于第一层基板的下层的各个不同的基板上，并且堆叠到第一层基板。 该技术适用于成像元件。

公开(公告)号：WO2015087515A3

公开(公告)日：2015-08-13

申请号：PCT/JP2014006045

申请日：2014-12-03

Applicant: SONY CORP

Inventor： TAYANAKA HIROSHI ,  INOUE YUUJI ,  NAKATA MASASHI

IPC: H01L27/146 ,  H01L27/148

CPC classification number: H01L27/14645 ,  H01L27/14607 ,  H01L27/14612 ,  H01L27/14621 ,  H01L27/14623 ,  H01L27/14634 ,  H01L27/14685 ,  H01L27/14689 ,  H01L27/14818 ,  H04N5/374 ,  H04N5/378 ,  H04N9/077

Abstract: A solid state imaging device (44) that includes a phase difference detection pixel (81) which is a pixel for phase difference detection; a first imaging pixel (82) which is a pixel for imaging and is adjacent to the phase difference detection pixel; and a second imaging pixel (83) which is a pixel for imaging other than the first imaging pixel. An area of a color filter (94) of the first imaging pixel is smaller than an area of a color filter (97) of the second imaging-pixel.

Abstract translation: 一种固态成像装置（44），包括作为用于相位差检测的像素的相位差检测像素（81） 第一成像像素（82），其是用于成像并与相位差检测像素相邻的像素; 以及第二成像像素（83），其是用于除第一成像像素之外的成像的像素。 第一成像像素的滤色器（94）的区域小于第二成像像素的滤色器（97）的面积。

公开(公告)号：WO2015067101A1

公开(公告)日：2015-05-14

申请号：PCT/CN2014/087075

申请日：2014-09-22

Applicant: 苏州东微半导体有限公司

Inventor： 龚轶 ,  王鹏飞 ,  刘伟 ,  刘磊

IPC: H01L27/105

CPC classification number: H01L27/1461 ,  H01L27/14607 ,  H01L27/14614 ,  H01L27/1463 ,  H01L27/14689

Abstract: 一种垂直结构的半导体感光器件及其制造方法，半导体感光器件包括半导体衬底，在该半导体衬底内设有U形凹槽，该U形凹槽两侧的半导体衬底内分别设有漏区，该U形凹槽底部的半导体衬底内设有掩埋源区，该U形凹槽内设有一个控制栅和两个用于存储电荷的浮栅，该U形凹槽两侧的半导体衬底内分别设有连接所述浮栅与漏区的感光pn结二极管；还可以在U形凹槽两侧的半导体衬底内分别设有钉扎二极管。该半导体感光器件具有单元面积小、芯片密度高、灵敏度高等优点，提高了图像传感器芯片的分辨率。

公开(公告)号：WO2015037547A1

公开(公告)日：2015-03-19

申请号：PCT/JP2014/073590

申请日：2014-09-06

Applicant: 関根 弘一

Inventor： 関根　弘一

IPC: H01L27/146 ,  H01L31/10 ,  H04N5/369

CPC classification number: H01L27/1446 ,  H01L27/14607 ,  H01L27/1461 ,  H01L27/14612 ,  H01L27/14614 ,  H01L27/1464 ,  H01L27/14643 ,  H01L27/14647

Abstract: 【課題】　フォトダイオードの蓄積電荷量を増大させ、積層型フォトダイオードの読み出し経路を簡便にした裏面照射型固体撮像装置を提供する。 【解決手段】　裏面照射型固体撮像装置のフォトダイオードを蓄積ゲート構造にすることで蓄積電荷量や感度を増大させる。また入射光方向にフォトダイオードを分離するバリア領域を設け、蓄積ゲートに印加するパルス電圧で、バリア領域の障壁高さを制御することで、入射方向に分離された積層型フォトダイオード間の信号電荷の転送を制御し、積層型フォトダイオードの読み出しを簡便にする。この構造により、集積度を落とすことなくグローバルシャッターを行ったり、色フィルタを用いることなくフォトダイオードの分光感度特性を変えたり、Ｓ／Ｎ改善を行ったり、することが出来る。

Abstract translation: 本发明提供一种能够实现光电二极管的电荷量的增加和堆叠的光电二极管的读取路径的简化的背面照射型固态成像装置。 [解决方案]通过使后表面照射型固态成像装置的光电二极管具有存储栅极结构，增加存储的电荷量和灵敏度。 此外，通过提供在入射光方向上分离光电二极管的势垒区域，并且通过施加到存储栅极的脉冲电压来控制势垒区域的势垒高度，在入射方向上分离的堆叠光电二极管之间传输信号电荷 被控制，从而从堆叠的光电二极管的读取被简化。 这种结构使得可以实现全局快门而不降低积分度并改变光电二极管的光谱灵敏度特性，并且在不使用滤色器的情况下改善S / N。