NITRIDE-BASED SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THEREOF

    公开(公告)号:WO2022261819A1

    公开(公告)日:2022-12-22

    申请号:PCT/CN2021/100070

    申请日:2021-06-15

    摘要: A nitride-based semiconductor device includes a first nitride-based semiconductor layer, a second nitride-based semiconductor layer, a gate electrode, a first source electrode, a second source electrode, and a drain electrode. The second nitride-based semiconductor layer includes a drift region doped, a first barrier region, and a second barrier region. The first and second barrier regions extend downward from a top surface of the second nitride-based semiconductor layer and are separated from each other by a portion of the drift region. The gate electrode is disposed on the first barrier region. The first source electrode is disposed on the portion of the drift region. The second source electrode is disposed on the second barrier region and is electrically coupled with the first source electrode. The drain electrode is connected to the first nitride-based semiconductor layer.

    半导体器件的外延结构及其制备方法、半导体器件

    公开(公告)号:WO2022194199A1

    公开(公告)日:2022-09-22

    申请号:PCT/CN2022/081163

    申请日:2022-03-16

    发明人: 张晖 李仕强

    摘要: 本发明实施例公开了一种半导体器件的外延结构及其制备方法、半导体器件,该半导体器件的外延结构包括:衬底;位于衬底一侧的外延层,外延层至少包括第一子外延层组,第一子外延层组包括层叠设置的第一子外延层和第二子外延层;第一子外延层远离衬底的一侧表面包括多个第一位错坑,第一位错坑的侧壁与第一子外延层所在平面以及第一方向均相交;第二子外延层至少覆盖第一位错坑的侧壁。本发明实施例中,第二子外延层中原本沿第一方向向上延伸的大部分位错会在第一位错坑处改变延伸方向,位错发生弯曲,从而减少沿第一方向向上延伸的大部分位错,提高外延层的均匀性,提升晶体质量及产品良率,降低成本。

    窒化物半導体装置
    5.
    发明申请

    公开(公告)号:WO2022123935A1

    公开(公告)日:2022-06-16

    申请号:PCT/JP2021/039483

    申请日:2021-10-26

    摘要: 窒化物半導体装置(10)は、窒化物半導体によって構成された電子走行層(16)と、電子走行層(16)上に形成され、電子走行層(16)よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層(18)と、電子供給層(18)上に形成され、電子供給層(18)よりも小さなバンドギャップを有するとともに、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層(22)と、ゲート層(22)上に形成されたゲート電極(24)と、電子供給層(18)に接しているソース電極(28)およびドレイン電極(30)とを備えている。アクセプタ型不純物は、亜鉛およびマグネシウムを含み、ゲート層(22)の厚さ方向に沿った亜鉛の濃度プロファイルは、ゲート層(22)の厚さ方向に沿ったマグネシウムの濃度プロファイルとは相違している。

    半導体装置
    9.
    发明申请
    半導体装置 审中-公开

    公开(公告)号:WO2021229702A1

    公开(公告)日:2021-11-18

    申请号:PCT/JP2020/019050

    申请日:2020-05-13

    IPC分类号: H01L29/808 H01L21/337

    摘要: ソース層(13)は、窒化物系半導体からなる第1のp型層(12)上に設けられ、キャリアとして電子を有する半導体領域を含む。ドレイン層(14)は、第1のp型層(12)上においてソース層(13)から間隔を空けて第1の方向において対向しており、キャリアとして電子を有する半導体領域を含む。チャネル構造(SR)は、第1のp型層(12)上においてソース層(13)とドレイン層(14)との間に設けられ、第1の方向に直交する第2の方向において交互にチャネル領域(CN)およびゲート領域(GT)が配置されている。チャネル構造(SR)に含まれるチャネル層(15)は、チャネル領域(CN)の少なくとも一部を構成しており、窒化物系半導体からなる。チャネル構造(SR)に含まれるゲート層(16)は、ゲート領域(GT)の少なくとも一部を構成しており、ゲート電極(19)と第1のp型層(12)とを電気的に接続している。

    半导体器件
    10.
    发明申请
    半导体器件 审中-公开

    公开(公告)号:WO2021223357A1

    公开(公告)日:2021-11-11

    申请号:PCT/CN2020/117286

    申请日:2020-09-24

    IPC分类号: H01L29/808 H01L21/337

    摘要: 本申请属于半导体器件技术领域,公开了一种半导体器件,包括:n型漏区;位于所述n型漏区之上的n型外延层;位于所述n型外延层内且远离所述n型漏区一侧的至少两个栅区;位于所述n型外延层内且位于相邻的所述栅区之间的n型源区;位于所述n型外延层内且介于所述栅区和所述n型漏区之间的多个p型柱。