利索-全球专利检索

  1. Login
  2. Sign Up

Search Results

106 records (took 0.03 seconds)

    半導体装置およびその製造方法
    1.
    发明申请
    半導体装置およびその製造方法 审中-公开

    公开(公告)号：WO2019017447A1

    公开(公告)日：2019-01-24

    申请号：PCT/JP2018/027161

    申请日：2018-07-19

    Applicant: 株式会社デンソー

    Inventor： 萩野　勇志 ,  合田　健太

    IPC: H01L29/78 ,  H01L29/06 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49

    CPC classification number: H01L29/06 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

    Abstract: ドリフト層（１２）と、チャネル層（１３）と、第１不純物領域（１５）と、第２不純物領域（１１）とを有する半導体基板（１０）と、トレンチ（１６）内にゲート絶縁膜（１７）を介してゲート電極（１８）が配置されたトレンチゲート構造と、ゲート電極（１８）と電気的に接続されるゲートライナー（１９）とを備える。ゲートライナー（１９）は、半導体基板（１０）の面方向に対する法線方向から視たとき、トレンチ（１６）の長手方向と交差する方向に延設され、かつトレンチ（１６）と交差する状態で形成されるようにする。そして、チャネル層（１３）は、ゲートライナー（１９）の下方に位置する領域と異なる領域に形成されるようにし、ドリフト層（１２）上であって、ゲートライナー（１９）の下方に位置する領域に、チャネル層（１９）と繋がるリサーフ層（１４）を形成する。

    トランジスタ
    2.
    发明申请
    トランジスタ 审中-公开

    公开(公告)号：WO2018138764A1

    公开(公告)日：2018-08-02

    申请号：PCT/JP2017/002280

    申请日：2017-01-24

    Applicant: 三菱電機株式会社

    Inventor： 神岡　純 ,  山中　宏治 ,  半谷　政毅

    IPC: H01L21/338 ,  H01L29/812

    CPC classification number: H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/812

    Abstract: トランジスタ（１００）は、誘電体基板（１）の裏面部に設けられた金属層（２）と、誘電体基板（１）の表面部に設けられており、ゲートバスバー（３１）とゲートバスバー（３１）により互いに電気的に接続された複数本のゲートフィンガー（３２ １ ～３２ １０ ）とを有するゲート電極（３）と、誘電体基板（１）の表面部に設けられており、誘電体基板（１）を貫通したビア（１１ａ，１１ｂ）により金属層（２）と電気的に接続されたソース電極（５）とを備え、ゲートバスバー（３１）の一部がエアブリッジ配線により構成されており、当該エアブリッジ配線と誘電体基板（１）との間にソース電極（５）の一部が配置されている。

    半導体装置、該半導体装置を有する表示装置、及び該半導体装置を有する電子機器
    5.
    发明申请
    半導体装置、該半導体装置を有する表示装置、及び該半導体装置を有する電子機器 审中-公开
    半导体器件，具有该半导体器件的显示器件，以及具有该半导体器件的电子器件

    公开(公告)号：WO2017085591A1

    公开(公告)日：2017-05-26

    申请号：PCT/IB2016/056731

    申请日：2016-11-09

    Applicant: 株式会社半導体エネルギー研究所

    Inventor： 保坂泰靖 ,  島行徳 ,  中田昌孝 ,  神長正美

    IPC: H01L29/786 ,  G09F9/30 ,  H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/49

    CPC classification number: G09F9/30 ,  H01L21/28 ,  H01L29/423 ,  H01L29/49 ,  H01L29/786

    Abstract: 酸化物半導体を有するトランジスタにおいて、 電気特性の変動を抑制すると共に、 信頼性を向上させ る。 トランジスタを有する半導体装置である。 トランジスタは、 第１のゲート電極として機能する第１の 導電膜と、 第１のゲート絶縁膜と、 チャネル領域を有する第１の酸化物半導体膜と、 第２のゲート絶 縁膜と、 第２のゲート電極として機能する第２の酸化物半導体膜及び第２の導電膜とを有する。 第２ の酸化物半導体膜は、第１の酸化物半導体膜よりキャリア密度が高い領域を有する。第２の導電膜は、 第１の導電膜と接する領域を有する。

    Abstract translation: 在具有氧化物半导体的晶体管中，电特性的波动受到抑制并且可靠性得到改善。 一种具有晶体管的半导体器件。 该晶体管包括：用作第一栅电极的第一导电膜;第一栅绝缘膜;具有沟道区的第一氧化物半导体膜;第二栅绝缘膜; 以及第二导电膜，其用作第一氧化物半导体膜和第二导电膜的栅电极。 第二氧化物半导体膜具有比第一氧化物半导体膜更高的载流子密度区域。 第二导电膜具有与第一导电膜接触的区域。

    고전자이동도 트랜지스터 및 그의 제조방법
    6.
    发明申请
    고전자이동도 트랜지스터 및 그의 제조방법 审中-公开
    高电子迁移率晶体管及其制造方法

    公开(公告)号：WO2017069464A1

    公开(公告)日：2017-04-27

    申请号：PCT/KR2016/011541

    申请日：2016-10-14

    Applicant: (주)기가레인

    Inventor： 이상민 ,  정연국 ,  구황섭 ,  김현제 ,  정희석

    IPC: H01L29/778 ,  H01L29/66 ,  H01L29/74 ,  H01L29/78 ,  H01L29/423

    CPC classification number: H01L29/423 ,  H01L29/66 ,  H01L29/74 ,  H01L29/778 ,  H01L29/78

    Abstract: 본 발명은 기판상에 형성되는 활성층과, 상기 활성층상에 서로 이격되어 각각 형성된 게이트 전극, 소스 전극 및 드레인 전극과, 상기 게이트 전극, 소스 전극 및 드레인 전극 사이의 상기 활성층상과 상기 게이트 전극상에 형성되는 절연층과, 상기 소스 전극과 상기 게이트 전극 사이의 상측 일부, 상기 게이트 전극의 상측 및 상기 게이트 전극과 상기 드레인 전극 사이의 상측 일부의 상기 절연층상에 형성되는 더미층, 및 상기 더미층 상측에 형성되며, 상기 소스 전극과 적어도 하나의 도전성 경로에 의해 접속되는 필드 플레이트를 포함하는 고전자이동도 트랜지스터 및 그의 제조방법을 제공한다.

    Abstract translation:

    本发明是在有源层和有源彼此形成在每个栅电极，源电极和漏电极的层上隔开之间，所述在衬底上形成栅电极，源电极和漏电极 绝缘形成在有源层和栅电极层，并且源电极和所述栅电极，所述栅电极的上侧之间的上侧的一部分上，并且形成在栅电极和漏电极之间的上部的绝缘层中 以及形成在虚拟层上并通过至少一个导电路径连接到源电极的场板及其制造方法。

    半導体装置
    9.
    发明申请
    半導体装置 审中-公开
    半导体器件

    公开(公告)号：WO2016072074A1

    公开(公告)日：2016-05-12

    申请号：PCT/JP2015/005450

    申请日：2015-10-29

    Applicant: 株式会社デンソー

    Inventor： 住友　正清 ,  井上　剛志

    IPC: H01L27/04 ,  H01L21/336 ,  H01L29/423 ,  H01L29/49 ,  H01L29/739 ,  H01L29/78

    CPC classification number: H01L27/04 ,  H01L29/423 ,  H01L29/49 ,  H01L29/739 ,  H01L29/78

    Abstract: 　半導体装置は、第１不純物領域（１６、４１）とドリフト層（１１）間のベース層（１２）上のゲート絶縁膜（１４）を介した第一、第二ゲート電極（１５ａ、１５ｂ）と、第２不純物領域（２１、４３）と、電極（１９、２２）とを有する半導体スイッチング素子を備え、前記ベース層と前記ドリフト層とによるＦＷＤ素子を備えている。前記第一ゲート電極と対向する前記ベース層に反転層が形成され、前記第二ゲート電極と対向するベース層に途中位置まで反転層が形成される第１電圧、ベース層に前記反転層が形成されない第２電圧を定義する。前記半導体スイッチング素子に電流を流す際には、前記第一ゲート電極に前記第１電圧が印加され、前記第二ゲート電極に前記第１または第２電圧が印加される。前記ＦＷＤ素子の電流を遮断する際、前記第一ゲート電極に前記第２電圧が印加され、前記第二ゲート電極に前記第１電圧が印加される。

    Abstract translation: 该半导体器件具有半导体开关元件，该半导体开关元件具有通过在其间具有栅极绝缘膜（14）而设置的第一和第二栅极电极（15a，15b），所述栅极绝缘膜位于基底层（12）之间， 第一杂质区（16,41）和漂移层（11）; 第二杂质区（21,43）; 和电极（19,22）。 半导体器件还具有由基极层和漂移层构成的FWD元件。 在基底层中形成面向第一栅电极的反转层，形成反型层的第一电压直到与第二栅电极相对的基底层的中间位置，第二电压与第二电压 在基层中不形成反型层。 在半导体开关元件中流过电流时，向第一栅电极施加第一电压，将第一或第二电压施加到第二栅电极。 在中断在FWD元件中流动的电流时，第二电压被施加到第一栅电极，并且第一电压被施加到第二栅电极。

    有機半導体装置の製造方法、表面処理方法、化合物および有機半導体装置
    10.
    发明申请
    有機半導体装置の製造方法、表面処理方法、化合物および有機半導体装置 审中-公开
    用于制造有机半导体器件的方法，表面处理方法，化合物和有机半导体器件

    公开(公告)号：WO2016043233A1

    公开(公告)日：2016-03-24

    申请号：PCT/JP2015/076345

    申请日：2015-09-16

    Applicant: 国立研究開発法人理化学研究所

    Inventor： 瀧宮　和男 ,  中野　正浩

    IPC: H01L29/786 ,  C08G61/12 ,  H01L21/28 ,  H01L21/336 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L51/05 ,  H01L51/30

    CPC classification number: C08G61/12 ,  H01L21/28 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/786 ,  H01L51/05

    Abstract: 　アンバイポーラ型有機半導体を含む半導体装置において、ＣｓＦのホールキャリアの注入阻止層を半導体層上に形成することでn型半導体特性のみが得られることが知られているが、注入阻止層形成の過程で、有機半導体層にダメージを与えるおそれがあった。有機半導体の製造方法であって、ゲート絶縁層を準備するステップと、ゲート絶縁層の一方の面に、自己組織化単分子層を形成するステップと、自己組織化単分子層のゲート絶縁層が設けられていない側の面に、アンバイポーラ型有機半導体を含む半導体層を形成するステップと、を含み、自己組織化単分子層により、アンバイポーラ型有機半導体のｐ型半導体特性およびｎ型半導体特性の何れか一方を活性させたままにし、他方を失活させる。

    Abstract translation: 虽然已知通过在包括双极型有机半导体的半导体器件中的半导体层上形成用于CsF的空穴载流子的注入阻挡层而仅获得n型半导体特性，但是存在有机半导体 在形成注入阻挡层的过程中，层被损坏。 一种制造有机半导体的方法包括：制备栅极绝缘层的步骤; 在栅极绝缘层的一个表面上形成自组装单层的步骤; 以及在其上没有设置栅极绝缘层的自组装单层的表面上形成包括双极型有机半导体的半导体层的步骤。 自组装单层保持双极型有机半导体的p型半导体特性或n型半导体特性之一，同时使另一个失活。

Patent Agency Ranking