公开(公告)号：WO2003063355A1

公开(公告)日：2003-07-31

申请号：PCT/DE2002/004753

申请日：2002-12-30

Applicant: INFINEON TECHNOLOGIES AG ,  KÜNEMUND, Thomas

Inventor： KÜNEMUND, Thomas

IPC: H03K3/356

CPC classification number: H03K3/356139 ,  H03K3/356191

Abstract: Die Erfindung schlägt eine integrierte Schaltung zur Umwandlung eines Single-Rail-Signals in ein Dual-Rail-Signal vor, bei dem ein Konvertierungsmittel (500) zwischen einem Dateneingang (501) und einem Datenausgang (502, 503) verschaltet ist. Das Konvertierungsmittel (500) umfaßt eine Speicherzelle, deren Eingang (SZE) mit dem Dateneingang (501) der integrierten Schaltung verbunden ist und an dessen Ausgangsanschlüssen (SZA1, SZA2) im transparenten Zustand der Speicherzelle das logisch gültige Dual-Rail-Signal anliegt. Zwischen den Ausgangsanschlüssen (SZA1, SZA2) der Speicherzelle (SZ) und den Ausgangsanschlüssen (502, 503) der integrierten Schaltung ist eine Schaltungsanordnung (520) angeordnet, die das Vorladen der mit den Ausgangsanschlüssen verbundenen Ausgangsleitungen übernimmt und einen direkten Übergang von der Vorladephase in den logischen Zustand auf den Ausgangsleitungen und umgekehrt sicherstellt.

Abstract translation: 本发明提出了一种用于单轨信号转换为双轨信号的集成电路的存在，其特征在于，数据输入（501）和数据输出（502，503）之间的转换装置（500）连接。 转换装置（500）包括：存储单元，其输入端（SZE）与集成电路的数据输入（501）被连接和到其输出端子（SZA1，SZA2）邻接在所述存储单元的透明状态下的逻辑上有效的双轨信号。 存储单元的输出端（SZA1，SZA2）（SZ）和集成电路的输出端子（502，503）之间被布置在电路装置（520），它接受所述连接到输出线的输出端，并在预充电阶段的直接跃迁的预充电 确保在输出线和逻辑状态，反之亦然。

公开(公告)号：WO2018005086A1

公开(公告)日：2018-01-04

申请号：PCT/US2017/037338

申请日：2017-06-13

Applicant: QUALCOMM INCORPORATED

Inventor： NARAYANAN, Venkat ,  VATTIKONDA, Rakesh ,  LU, De ,  VILANGUDIPITCHAI, Ramaprasath ,  SINHAROY, Samrat ,  CHEN, Rui

IPC: H03K3/356 ,  H03K19/0185 ,  H03K19/096

CPC classification number: H03K19/018521 ,  H03K3/356121 ,  H03K3/356191 ,  H03K19/0013 ,  H03K19/01855 ,  H03K19/0963

Abstract: In one embodiment, a voltage level shifter (810) includes a first p-type metal-oxide-semiconductor transistor (835) having a gate configured to receive an input signal (D) in a first power domain, and a second PMOS transistor (840), wherein the first and second PMOS transistors are coupled in series between a supply voltage (vddout) of a second power domain and a node (820). The voltage level shifter also includes an inverter (850) having an input coupled to the node and an output (Z) coupled to a gate of the second PMOS transistor, and a first n-type metal-oxide-semiconductor transistor (830) having a gate configured to receive the input signal in the first power domain, wherein the first NMOS transistor is coupled between the node and a ground.

Abstract translation: 在一个实施例中，电压电平移位器（810）包括第一p型金属氧化物半导体晶体管（835），其具有被配置为接收第一功率 域和第二PMOS晶体管（840），其中第一和第二PMOS晶体管串联耦合在第二电源域的电源电压（vddout）和节点（820）之间。 电压电平移位器还包括反相器（850）和第一n型金属氧化物半导体晶体管（830），第一n型金属氧化物半导体晶体管（830）具有耦合到节点的输入和耦合到第二PMOS晶体管的栅极的输出（Z） 栅极，被配置为在第一电源域中接收输入信号，其中第一NMOS晶体管耦合在节点和地之间。

公开(公告)号：WO02069497A3

公开(公告)日：2003-07-31

申请号：PCT/US0205655

申请日：2002-02-27

Applicant: BROADCOM CORP

Inventor： BULT KLAAS ,  VANDER PLASSCHE RUDY ,  MULDER JAN

IPC: H03K3/012 ,  H03K3/356 ,  H03K5/24

CPC classification number: H03K3/356043 ,  H03K3/012 ,  H03K3/35613 ,  H03K3/356182 ,  H03K3/356191 ,  H03M1/002 ,  H03M1/362

Abstract: In a latch circuit having a bistable pair of cross connected transistors of a first polarity and a third transistor of a second polarity, a current signal greater than a bias current is received at a latch circuit port, amplified with the third transistor, and applied to the latch circuit port. This decreases the time in which the latch circuit port receiving the current signal greater than the bias current reaches a steady state voltage.

Abstract translation: 在具有第一极性的双稳态交叉晶体管对和第二极性的第三晶体管的锁存电路中，在锁存电路端口处接收大于偏置电流的电流信号，用第三晶体管放大并施加到 锁存电路端口。 这减小了接收大于偏置电流的电流信号的锁存电路端口达到稳态电压的时间。

公开(公告)号：WO2003100975A1

公开(公告)日：2003-12-04

申请号：PCT/IB2003/002245

申请日：2003-05-21

Applicant: KONINKLIJKE PHILIPS ELECTRONICS N.V. ,  HUGHES, John, B.

Inventor： HUGHES, John, B.

IPC: H03K5/24

CPC classification number: H03K3/356191 ,  H03K3/356156

Abstract: A comparator (100) compares input signals in a regenerative circuit (30). Switches (52, 54) isolate the signal inputs (10, 20) after regeneration has started but before regeneration has reached such an extent that large voltage swings in the regeneration circuit are transmitted back to the signal source and corrupt the signal source or, by cross-talk, neighbouring circuits. Optionally, by means of a control circuit, the instant of isolating the signal source can be dependent on the degree of regeneration, for example, dependent on a predetermined degree of regeneration. The comparator may be incorporated in an electronic device such as an analogue-to-digital converter.

Abstract translation: 比较器（100）比较再生电路（30）中的输入信号。 开关（52,54）在再生开始之后隔离信号输入（10,20），但在再生达到这样的程度之后，再生电路中的大的电压摆动被传回信号源并损坏信号源，或者由 串扰，相邻电路。 可选地，通过控制电路，隔离信号源的时刻可以取决于再生程度，例如取决于预定的再生程度。 比较器可以结合在电子设备中，例如模数转换器。

公开(公告)号：WO2016209588A1

公开(公告)日：2016-12-29

申请号：PCT/US2016/035525

申请日：2016-06-02

Applicant: INTEL CORPORATION

Inventor： AW, Chee Hong

IPC: H03K3/288 ,  H03K3/356

CPC classification number: H03K3/356113 ,  G11C7/065 ,  G11C7/1084 ,  G11C7/1087 ,  H03K3/037 ,  H03K3/356139 ,  H03K3/356191 ,  H03K5/249

Abstract: Some embodiments include apparatuses having input nodes to receive input signals, output nodes to provide output signals, a first stage including a first pair of input transistors, the first pair of transistors including gates coupled to the input nodes, a second stage including a second pair of input transistors, the second pair of transistors including gates coupled to the input nodes, and a third stage including inverters coupled to the output nodes. The inverters are coupled to the first and second stages at the same nodes to switch the output signals between different voltages based on the input signals.

Abstract translation: 一些实施例包括具有输入节点以接收输入信号的装置，输出节点以提供输出信号，第一级包括第一对输入晶体管，第一对晶体管包括耦合到输入节点的栅极，第二级包括第二对 的第二对晶体管，包括耦合到输入节点的栅极，以及包括耦合到输出节点的反相器的第三级。 逆变器在相同的节点处耦合到第一和第二级，以基于输入信号来切换不同电压之间的输出信号。

公开(公告)号：WO2002069497A2

公开(公告)日：2002-09-06

申请号：PCT/US2002/005655

申请日：2002-02-27

Applicant: BROADCOM CORPORATION

Inventor： BULT, Klaas ,  VANDER PLASSCHE, Rudy ,  MULDER, Jan

IPC: H03K5/24

CPC classification number: H03K3/356043 ,  H03K3/012 ,  H03K3/35613 ,  H03K3/356182 ,  H03K3/356191 ,  H03M1/002 ,  H03M1/362

Abstract: In a latch circuit having a bistable pair of cross connected transistors of a first polarity and a third transistor of a second polarity, a current signal greater than a bias current is received at a latch circuit port, amplified with the third transistor, and applied to the latch circuit port. This decreases the time in which the latch circuit port receiving the current signal greater than the bias current reaches a steady state voltage.

Abstract translation: 在具有第一极性的双稳态交叉晶体管对和第二极性的第三晶体管的锁存电路中，在锁存电路端口处接收大于偏置电流的电流信号，用第三晶体管放大并施加到 锁存电路端口。 这减小了接收大于偏置电流的电流信号的锁存电路端口达到稳态电压的时间。