公开(公告)号：WO2017135815A1

公开(公告)日：2017-08-10

申请号：PCT/NL2017/050061

申请日：2017-02-01

申请人： TECHNISCHE UNIVERSITEIT DELFT ,  TECHNOLOGIESTICHTING STW ,  PUBLIEKRECHTELIJK RECHTSPERSOON ACADEMISCH ZIEKENHUIS LEIDEN H.O.D.N. LEIDS UNIVERSITAIR MEDISCH CENTRUM

发明人： BES, Cees Jeroen ,  SERDIJN, Wouter Anton ,  LOTFI, Reza

IPC分类号： H03M1/12 ,  H03M1/18 ,  H03M1/14 ,  H03M1/48 ,  H03M1/36

CPC分类号： H03M1/1295 ,  H03M1/145 ,  H03M1/181 ,  H03M1/361 ,  H03M1/48

摘要： Analogue to digital data converter (ADC) (1) comprising an analogue signal input (2) and a digital signal output (3), wherein an analogue amplifier (4) is provided in a signal path (6) from the analogue signal input (2) to the digital signal output (3), and comprising a processor (5) that receivingly connects to the analogue amplifier (4) and forms a feedback loop with said analogue amplifier (4), wherein the processor (5) provides an analogue offset signal that modifies an analogue signal in the signal path (6) from the analogue signal input to the digital signal output (3), wherein both the input signal and the analogue offset signal are provided to the analogue amplifier (4) through separate circuit elements (C1, C3), and the processor (5) comprises control logic (11) for switches (phi1 - phi5) that are arranged to connect a charge-injecting organ, preferably a charged capacitor (C3), to the input (7) of the analogue amplifier (4) so as to provide the analogue off-set signal to the analogue amplifier (4).

摘要翻译： 包括模拟信号输入端（2）和数字信号输出端（3）的模数数据转换器（ADC）（1），其中模拟放大器（4）设置在信号路径 6）从模拟信号输入（2）到数字信号输出（3），并且包括接收连接到模拟放大器（4）并与所述模拟放大器（4）形成反馈回路的处理器（5），其中 处理器（5）提供模拟偏移信号，该模拟偏移信号从输入到数字信号输出（3）的模拟信号修改信号路径（6）中的模拟信号，其中输入信号和模拟偏移信号都被提供给 模拟放大器（4）通过分离的电路元件（C1，C3），并且处理器（5）包括用于开关（ph1-ph5）的控制逻辑（11），其被布置为连接电荷注入器件，优选地为充电电容器 C3）连接到模拟放大器（4）的输入端（7），以提供模拟偏置 信号到模拟放大器（4）。

公开(公告)号：WO2016027683A1

公开(公告)日：2016-02-25

申请号：PCT/JP2015/072322

申请日：2015-08-06

申请人： ソニー株式会社

发明人： 阿比留　隆浩 ,  久松　康秋 ,  永田　忠史

IPC分类号： H04N5/378 ,  H03M1/56 ,  H03M1/66

CPC分类号： H04N5/378 ,  H03M1/123 ,  H03M1/1295 ,  H03M1/56 ,  H03M1/66 ,  H03M1/82

摘要： 　本開示は、ゲイン遷移を高速に行うことができる固体撮像素子および電子機器に関する。 ランプ生成回路は、必要なゲインの種類（例えば、低ゲインと高ゲインの２種類）に応じた数のサンプルホールド回路およびランプ生成用DACを備えている。そして、２つのサンプルホールド回路は、異なるゲインのゲインDAC出力電圧を個別に保持することができる。これにより、ランプ選択信号にて必要なゲイン電圧を保持したランプ生成用DACに切り替えることができる。本開示は、例えば、撮像装置に用いられるCMOS固体撮像素子に適用することができる。

摘要翻译： 本公开内容涉及：可以高速执行增益转换的固态图像拾取元件; 和电子设备。 本发明的斜坡发生电路设置有对应于必要增益种类的数量的采样保持电路和斜坡发生DA转换器（DAC）（例如，两种增益，即低增益和 高收益）。 两个采样保持电路可以分别保持不同增益的增益DAC输出电压。 因此，通过斜坡选择信号使斜坡发生DAC的切换成为可能，所述斜坡发生DAC保持必要的增益电压。 本公开可以应用于例如用于图像拾取装置中的CMOS固态图像拾取元件。

公开(公告)号：WO0243375A2

公开(公告)日：2002-05-30

申请号：PCT/US0143145

申请日：2001-11-21

申请人： THOMSON LICENSING SA ,  KEEN RONALD THOMAS

发明人： KEEN RONALD THOMAS

IPC分类号： H03M1/12 ,  H04N5/18

CPC分类号： H03M1/1295 ,  H04N5/18 ,  H04N5/185

摘要： The invention teaches a method, means and apparatus for clamping a back porch interval of a video signal including clamping a sync-tip level of said video signal to a variable reference voltage (33), comparing a back-porch voltage level of the sync-tip clamped video signal to a predetermined reference voltage (22), generating an error signal (24) representative of the difference between the back-porch voltage level and the predetermined reference voltage (22), and adjusting the variable reference voltage (33) in response to the error signal (24) such that the error signal (24) is minimized.

摘要翻译： 本发明教导了一种用于钳位视频信号的后沿间隔的方法，装置和设备，所述方法，装置和设备包括：将所述视频信号的同步尖端电平钳位到可变参考电压（33）;比较同步 - （22），产生表示后沿电压电平和预定参考电压（22）之间差值的误差信号（24），并且将可变参考电压（33）调节到预定参考电压 响应错误信号（24），使得错误信号（24）最小化。

公开(公告)号：WO00014883A2

公开(公告)日：2000-03-16

申请号：PCT/DE1999/002757

申请日：1999-09-01

IPC分类号： H04N5/16 ,  H03F3/45 ,  H03M1/06 ,  H03M1/12

CPC分类号： H03M1/1295 ,  H03M1/0682

摘要： The invention relates to an evaluation device (4) connected to the output of an A/D converter (3) for comparing the direct component of a digitally converted input signal having a threshold value and at least one power source (13, 14, 17, 18) that may be connected to the differential input (1) by the evaluation device (4) in such a way that the differential input (1) can be loaded or unloaded with a current to increase or reduce the direct component in the direction of the threshold value.

摘要翻译： 它被连接到与A / D转换器的输出端（3）评估装置（4）用于一个DC分量进行比较数字与阈值和由所述评估装置（4）连接到差分输入（1）可以以这样的方式连接转换输入信号的至少一个 电源（13，14，17，18）提供的输入（1）差动被加载并用于增加或在朝向与放电的电流的阈值的方向上的DC分量的减小。

公开(公告)号：WO98043357A2

公开(公告)日：1998-10-01

申请号：PCT/IB1998/000244

申请日：1998-02-27

IPC分类号： H03M1/06 ,  H03D3/00 ,  H03M1/10 ,  H03M1/12 ,  H03M1/36 ,  H04L27/22

CPC分类号： H03M1/1295 ,  H03D3/008 ,  H03M1/1019 ,  H03M1/365

摘要： An analog signal processing system has an input, an analog processing path and an ADC. The offset of the processing path is measured digitally by the ADC by shorting the input to ground. The measured offset is stored in a register and used to modify the analog processing path in order to compensate for the offset.

摘要翻译： 模拟信号处理系统具有输入，模拟处理路径和ADC。 处理路径的偏移量由ADC通过将输入端接地短路来数字测量。 测量的偏移量存储在寄存器中，用于修改模拟处理路径以补偿偏移。

公开(公告)号：WO2016056394A1

公开(公告)日：2016-04-14

申请号：PCT/JP2015/077008

申请日：2015-09-25

申请人： ソニー株式会社

发明人： 佐藤　守 ,  大池　祐輔

IPC分类号： H04N5/3745 ,  H01L27/146 ,  H03M1/56 ,  H04N5/361

CPC分类号： H04N5/363 ,  H01L27/14643 ,  H03M1/12 ,  H03M1/123 ,  H03M1/1295 ,  H03M1/56 ,  H04N5/3575 ,  H04N5/3745 ,  H04N5/378

摘要： 　本技術は、コストの増大を抑制することができるようにする信号処理装置および方法、撮像素子、並びに電子機器に関する。 本技術の信号処理装置は、信号の入力開始から信号の値が変化するまでの期間の長さの計測を複数回行い、各計測により得られた測定値を保持し、保持している複数の測定値の中からいずれかを用いて計測の初期値を設定し、設定された初期値を用いて計測を行う計測部を備える。本技術は、例えば、フリップフロップ回路やA/D変換回路等の電子回路、CMOSイメージセンサ等の撮像素子、デジタルスチルカメラ等の電子機器等に適用することができる。

摘要翻译： 本技术涉及可以抑制成本增加的信号处理装置和方法，图像捕获元件和电子设备。 该信号处理装置设置有测量单元，用于进行测量从信号输入开始到信号值变化的时间段的长度的多个周期，保持由测量获得的测量值，设定初始值 使用多个保持的测量值中的任何一个进行测量，并使用设定的初始值进行测量。 本技术可以应用于例如触发电路或A / D转换电路的电子电路，诸如CMOS图像传感器的图像捕获元件，以及诸如数字静态图像的电子设备 相机。

公开(公告)号：WO2010020965A2

公开(公告)日：2010-02-25

申请号：PCT/IB2009/053693

申请日：2009-08-21

申请人： NXP B.V. ,  KLABUNDE, Boris ,  BURZMANN, Stefan

发明人： KLABUNDE, Boris ,  BURZMANN, Stefan

CPC分类号： H03F1/32 ,  H03F1/56 ,  H03F2200/171 ,  H03F2200/375 ,  H03F2200/421 ,  H03H19/004 ,  H03K5/088 ,  H03M1/1295

摘要： A signal processor for removing at least one unintended signal component from an input signal (ua) is proposed. The signal processor includes a filter device (130) and a processing device (150). The filter device (130) filters the input signal (u â ) and generates a filtered signal (u f ), which includes the unintended signal component to be removed. The processing device (150) generates an output signal (u m ), which indicates a deviation of the input signal (ua) from the filtered input signal (u f ). By detecting the unintended signal component first an removing this component from the input signal (u â ), the input signal will not be manipulated directly but the unintended signal component in the input signal (u â ) will be compensated. This allows to remove the unintended component from the input signal (u â ) with less distortions of the interesting components in the input signal (u â ).

摘要翻译： 提出了一种用于从输入信号（ua）中去除至少一个非预期信号分量的信号处理器。 信号处理器包括滤波器装置（130）和处理装置（150）。 滤波器装置（130）对输入信号（u＆amp; acirc; ）进行滤波并产生滤波后的信号（uf），其包括将被移除的非期望的信号分量。 处理装置（150）产生指示输入信号（ua）与经滤波的输入信号（uf）的偏差的输出信号（umin）。 通过首先检测非预期信号分量从输入信号中去除该分量，输入信号将不会被直接操纵，而是输入信号中的非预期信号分量（u _{acirc ＆acirc; ）将得到补偿。 这允许从输入信号（u ＆acirc; ）中去除非预期分量，而输入信号中的有趣分量的变形较小（u ＆acirc; ）。}

公开(公告)号：WO2008080008A3

公开(公告)日：2008-10-16

申请号：PCT/US2007088434

申请日：2007-12-20

申请人： EMOTIV SYSTEMS PTY LTD ,  DUBOCANIN BRANISLAV ,  DELIC EMIR

发明人： DUBOCANIN BRANISLAV ,  DELIC EMIR

IPC分类号： H03F3/68 ,  A61B5/0476 ,  G06F3/05 ,  H03F3/04 ,  H03M1/12

CPC分类号： H03F3/45475 ,  A61B5/04004 ,  G06F3/015 ,  G06F3/05 ,  H03F3/68 ,  H03F2203/45512 ,  H03H11/04 ,  H03M1/1225 ,  H03M1/1295

摘要： An operational amplifier circuit is described. The operational amplifier circuit includes an operational amplifier, a high-pass filter portion, and a feedback loop, wherein the operational amplifier circuit is configured to output an amplified filtered version of a bio-signal. The operational amplifier includes a non-inverting input terminal, and an inverting input terminal, wherein the inverting input terminal and the non-inverting input terminal are configured to be coupled to a common reference potential through resistors. The high-pass filter portion is configured to receive a bio-signal as input and to provide input to the non-inverting input terminal of the operational amplifier. The feedback loop includes a low-pass filter portion, wherein the low-pass filter portion is configured to receive input from an output of the operational amplifier and to provide input to the inverting input terminal of the operational amplifier.

摘要翻译： 描述运算放大器电路。 运算放大器电路包括运算放大器，高通滤波器部分和反馈回路，其中运算放大器电路被配置为输出生物信号的放大滤波版本。 运算放大器包括非反相输入端子和反相输入端子，其中反相输入端子和非反相输入端子被配置为通过电阻器耦合到公共参考电位。 高通滤波器部分被配置为接收生物信号作为输入并且向运算放大器的非反相输入端提供输入。 反馈回路包括低通滤波器部分，其中低通滤波器部分被配置为从运算放大器的输出接收输入，并向运算放大器的反相输入端提供输入。

公开(公告)号：WO2004081978A2

公开(公告)日：2004-09-23

申请号：PCT/US2004/003913

申请日：2004-02-10

申请人： RAYTHEON COMPANY

发明人： SMITH, JR., Marlin C.

IPC分类号： H01L

CPC分类号： H03K17/30 ,  H03F2200/441 ,  H03K5/08 ,  H03K17/74 ,  H03M1/1295

摘要： A clamping circuit (10) including an input/output node (12), adapted to be coupled to the protected circuit or component; a first diode (D1) having an anode connected to the input/output node (12); a second diode (D2) having a cathode connected to the input/output node (12); a third diode (D3) connected between the cathode of the first diode (D1) at a first node (14) and the anode of the second diode (D2) at a second node (16); a first arrangement for supplying a first potential at the cathode of the first diode at first node (14); a second arrangement for supplying a second potential at the anode of the second diode at second node (16); a first capacitor (C1) connected between the cathode of the first diode at first node (14) and ground; and a second capacitor connected between the anode of the second diode at second node (16) and ground. In the illustrative embodiment, the anode of the third diode (D3) is connected to the first node (14), the first arrangement includes a first power supply and a first resistor (R1), and the second arrangement includes a second power supply and a second resistor (R2). The illustrative embodiment further includes a third resistor (R3) connected between the first node (14) and ground and a fourth resistor (R4) connected between the second node (16) and ground.

摘要翻译： 一种包括输入/​​输出节点（12）的钳位电路（10），适于耦合到受保护的电路或部件; 具有连接到所述输入/输出节点（12）的阳极的第一二极管（D1）; 具有连接到所述输入/输出节点（12）的阴极的第二二极管（D2）; 连接在第一节点（14）处的第一二极管（D1）的阴极与第二节点（16）处的第二二极管（D2）的阳极之间的第三二极管（D3）; 用于在第一节点（14）处在第一二极管的阴极处提供第一电位的第一装置; 用于在第二节点（16）处在第二二极管的阳极处提供第二电位的第二装置; 连接在第一节点（14）的第一二极管的阴极与地之间的第一电容器（C1） 以及连接在第二节点（16）处的第二二极管的阳极与地之间的第二电容器。 在说明性实施例中，第三二极管（D3）的阳极连接到第一节点（14），第一装置包括第一电源和第一电阻器（R1），第二装置包括第二电源和 第二电阻器（R2）。 说明性实施例还包括连接在第一节点（14）和地之间的第三电阻器（R3）和连接在第二节点（16）和地之间的第四电阻器（R4）。

公开(公告)号：WO2003051041A1

公开(公告)日：2003-06-19

申请号：PCT/US2002/037832

申请日：2002-11-25

申请人： MOTOROLA, INC.

发明人： CASTRO, Francisco ,  HARTON, Austin

IPC分类号： H04N5/335

CPC分类号： H03M1/1023 ,  H03M1/124 ,  H03M1/1295 ,  H03M1/56 ,  H04N5/37455

摘要： A double sampling time-integrating pixel sensor having a photo-detector (102), a capacitor (104), a voltage selector (120) which outputs a first (122) and second (124) reference voltage, a comparator (110), a logic switch (116), a first pixel data buffer (130) and inverter (132) configured to receive a first global counter value when the photo-voltage, sensed by the compacitor (104), exceeds the first reference voltage (122), a second pixel data buffer (134) configured to receive a second global counter value when the photo-voltage, sended by the capacitor (104), exceeds a second reference voltage (124), a global counter (111) to output counter value to each pixel sensor. The optical power falling on the photo-detector (102) is determined from the difference between the first and second counter values stored in the first and second data buffers.

摘要翻译： 具有光检测器（102），电容器（104），输出第一（122）和第二（124）参考电压的电压选择器（120）的双采样时间积分像素传感器，比较器（110）， 逻辑开关（116），第一像素数据缓冲器（130）和反相器（132），其被配置为当由所述电容器（104）感测的光电压超过所述第一参考电压（122）时接收第一全局计数器值， ，第二像素数据缓冲器（134），被配置为当所述电容器（104）发出的光电压超过第二参考电压（124）时接收第二全局计数器值，全局计数器（111）输出计数器值 到每个像素传感器。 落在光检测器（102）上的光功率是根据存储在第一和第二数据缓冲器中的第一和第二计数器值之间的差来确定的。