公开(公告)号：WO2017005745A1

公开(公告)日：2017-01-12

申请号：PCT/EP2016/065856

申请日：2016-07-05

Applicant: FORSCHUNGSZENTRUM JÜLICH GMBH

Inventor： GREWING, Christian

IPC: H03M1/06 ,  H03M1/08 ,  H03M1/36

CPC classification number: H03M1/0863 ,  H03M1/0626 ,  H03M1/361

Abstract: Die Erfindung betrifft eine Filterschaltung (200) umfassend mindestens einen ersten Filterstrang (210). Der erste Filterstrang (210) eine ersten Eingangsschaltung (10), eine erste Integrationsschaltung (20) und einen ersten Ausgangsschaltung (30) aufweist. Die erste Eingangsschaltung (10) ist eingerichtet, ein Eingangssignal in Abhängigkeit vom Wert des Eingangssignals in mindestens zwei unterscheidbare, erste erststufige Ausgangssignale umzuwandeln, und die erststufigen Ausgangssignale während eines vorgegebenen Zeitraums an die erste Integrationsschaltung (20, 420) weiterzuleiten. Die erste Integrationsschaltung (20) ist eingerichtet, die ersten erststufigen Ausgangssignale der ersten Eingangsschaltung (10) über den vorgegebenen Zeitraum zu integrieren und ein erstes Integrationssignal (25) zu erzeugen. Die erste Ausgangsschaltung (30) ist eingerichtet, das erste Integrationssignal (25) mit einem ersten Ausgangreferenzwert zu vergleichen und ein erstes zweitstufiges Ausgangssignal (35) zu generieren. Die Erfindung betrifft des Weiteren ein entsprechendes Verfahren zur Filterung.

Abstract translation: 本发明涉及一种包括至少一个第一过滤器链（210）的滤波器电路（200）。 具有第一输入电路（10）中的第一滤波器系（210），第一积分电路（20）和第一输出电路（30）。 第一输入电路（10）被布置成，在预定时段期间向所述第一积分电路（20，420）向前取决于输入信号的值中的至少两个转换第一第一级的输出信号，并且所述第一级输出信号的输入信号区分开来。 第一积分电路（20）适于整合在预定的时间周期的第一输入电路（10）的所述第一第一级的输出信号，并产生一个第一积分信号（25）。 第一输出电路（30）适于将所述第一积分信号（25）比较的第一输出基准值和第一zweitstufiges输出信号（35）来生成。 本发明还涉及一种用于滤波的相应的方法。

公开(公告)号：WO2015098193A1

公开(公告)日：2015-07-02

申请号：PCT/JP2014/073701

申请日：2014-09-08

Applicant: 株式会社東芝

Inventor： 鈴木　正道 ,  三谷　祐一郎

IPC: H03K5/08 ,  H03M1/10 ,  H03M1/36

CPC classification number: H03M1/36 ,  H03K5/08 ,  H03M1/18 ,  H03M1/361 ,  H04W88/02

Abstract: 　実施形態の比較器は、第１トランジスタと、第２トランジスタと、出力段と、ノード群とを有する。第１トランジスタは、入力段に設けられ、印加される第１電圧が第１閾値を超えた場合に動作する。第２トランジスタは、入力段に設けられ、印加される第２電圧が第２閾値を超えた場合に動作する。出力段は、第１電圧と第２電圧との大小関係の切り替わりに応じて電圧を切替えて出力する。ノード群は、第１電圧と第２電圧とが比較されない非動作時に、第１閾値及び第２閾値の少なくともいずれかを変更する。

Abstract translation: 实施例的比较器包括第一晶体管，第二晶体管，输出级和节点组。 第一晶体管设置在输入级中，并且当施加到其的第一电压超过第一阈值时操作。 第二晶体管设置在输入级中，并且当施加到其上的第二电压超过第二阈值时工作。 输出级响应于第一电压和第二电压之间的大小关系的切换而切换和输出电压。 节点组在不比较第一电压和第二电压的非操作期间改变第一阈值电压和/或第二阈值电压。

公开(公告)号：WO2011046928A1

公开(公告)日：2011-04-21

申请号：PCT/US2010/052316

申请日：2010-10-12

Applicant: THE TRUSTEES OF COLUMBIA UNIVERSITY IN THE CITY OF NEW YORK ,  COMMISSARIAT A L' ENERGIE ATOMIQUE ,  KURCHUK, Mariya ,  WELTIN-WU, Colln ,  TSIVIDIS, Yannis ,  MORCHE, Dominiqu ,  LACHARTRE, David

Inventor： KURCHUK, Mariya ,  WELTIN-WU, Colln ,  TSIVIDIS, Yannis ,  MORCHE, Dominiqu ,  LACHARTRE, David

IPC: H03M1/00

CPC classification number: H03M1/0697 ,  H03M1/0631 ,  H03M1/0854 ,  H03M1/12 ,  H03M1/1215 ,  H03M1/125 ,  H03M1/127 ,  H03M1/361 ,  H03M1/74 ,  H04R25/00

Abstract: Systems, devices, and methods for continuous-time digital signal processing and signal representation are disclosed. This includes a continuous-time analog-to-digital converter that is configured to receive an analog signal and convert it to a continuous-time digital signal without using a clock or any type of sampling. This A/D conversion can include a per-level representation and a per-edge representation of the analog signal to produce a digital signal. The digital signal can then be processed in a continuous-time signal processor. The continuous time signal representation and processing can have benefits such a providing filters in high frequency applications where sampling is not practical.

Abstract translation: 公开了用于连续时间数字信号处理和信号表示的系统，装置和方法。 这包括连续时间模数转换器，其配置为接收模拟信号并将其转换为连续时间数字信号，而不使用时钟或任何类型的采样。 该A / D转换可以包括模拟信号的每级表示和每边缘表示以产生数字信号。 然后可以在连续时间信号处理器中处理数字信号。 连续时间信号表示和处理可以具有这样的优点，即在不适用采样的高频应用中提供滤波器。

公开(公告)号：WO2009095349A1

公开(公告)日：2009-08-06

申请号：PCT/EP2009/050723

申请日：2009-01-22

Applicant: INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM (IMEC) ,  VAN DER PLAS, Geert ,  VERBRUGGEN, Bob

Inventor： VAN DER PLAS, Geert ,  VERBRUGGEN, Bob

IPC: H03M1/36 ,  H03M1/42

CPC classification number: H03M1/125 ,  H03M1/002 ,  H03M1/1235 ,  H03M1/361 ,  H03M1/42

Abstract: The present invention is related to an analog-to-digital converter circuit (1) wherein a comparator based asynchronous binary search is used. The architecture comprises a self-clocked (asynchronous) hierarchical binary tree of comparators, each arranged for being provided with a predetermined threshold. The input signal is applied in parallel to all comparators as is the case with flash converters, but the clock is applied to (at least) one comparator (2) only, preferably to the first or root comparator. The at least one comparator (2) is further arranged for controlling at least one other comparator (3) of the plurality of comparators (2, 3, 4).

Abstract translation: 本发明涉及一种使用基于比较器的异步二进制搜索的模数转换器电路（1）。 该架构包括比较器的自定时（异步）分层二进制树，每个布置为提供预定阈值。 输入信号与闪存转换器的情况一样并行地施加到所有比较器，但是时钟仅施加到（至少）一个比较器（2），优选地应用于第一或根比较器。 所述至少一个比较器（2）还被布置用于控制所述多个比较器（2,3,4）中的至少一个其它比较器（3）。

公开(公告)号：WO2007047589A1

公开(公告)日：2007-04-26

申请号：PCT/US2006/040388

申请日：2006-10-13

Applicant: FREESCALE SEMICONDUCTOR INC. ,  MOOSA, Mohamed S. ,  KALPAT, Sriram S. ,  MATTHEW, Leo

Inventor： MOOSA, Mohamed S. ,  KALPAT, Sriram S. ,  MATTHEW, Leo

IPC: H03M1/12

CPC classification number: H03M1/361 ,  H01L27/0886 ,  H01L27/1211 ,  H03M1/745

Abstract: An analog to digital converter (10) including a plurality of multiple independent gate field effect transistors (MIGFET) (14, 16, 18, 20) that provide a plurality of digital output signals, is provided. Each MIGFET (14) of the plurality of MIGFETs (14, 16, 18, 20) may have first gate (60) for receiving an analog signal, a second gate (62) for being biased, and a current electrode for providing a digital output signal from among the plurality of the digital output signals. Each MIGFET of the plurality of MIGFETs may have a combination of body width, channel length that is unique among the plurality of MIGFETs to result in a threshold voltage that is unique among the plurality of MIGFETs. A digital to analog converter including a plurality of MIGFETs is also provided.

Abstract translation: 提供了包括提供多个数字输出信号的多个独立的栅极场效应晶体管（MIGFET）（14,16,18,20））的模数转换器（10）。 多个MIGFET（14,16,18,20）中的每个MIGFET（14）可以具有用于接收模拟信号的第一栅极（60），用于偏置的第二栅极（62）和用于提供数字 从多个数字输出信号中输出信号。 多个MIGFET的每个MIGFET可以具有体宽度，多个MIGFET之间唯一的沟道长度的组合，以产生多个MIGFET中唯一的阈值电压。 还提供了包括多个MIGFET的数模转换器。

公开(公告)号：WO2006074847A1

公开(公告)日：2006-07-20

申请号：PCT/EP2005/056670

申请日：2005-12-12

Applicant: ROBERT BOSCH GMBH ,  BAUER, Wolfram ,  LANG, Christoph

Inventor： BAUER, Wolfram ,  LANG, Christoph

IPC: H03M1/06 ,  H03M1/18

CPC classification number: H03M1/0614 ,  H03M1/361

Abstract: Die Erfindung geht aus von einem Analog-Digital-Umsetzer (ADU) mit einem analogen Eingangssignal (U ein) und mit wenigstens einer Quantisierungsschwelle. Der Kern der Erfindung besteht darin, dass der Analog-Digital-Umsetzer (ADU) Mittel zur Änderung der wenigstens einen Quantisierungsschwelle aufweist.

Abstract translation: 本发明涉及一种具有模拟输入信号（U a）和至少一个量化阈值的模拟数字转换器（ADC）。 本发明的核心是，模拟数字转换器（ADC）包括用于改变所述至少一个量化阈的装置。

公开(公告)号：WO2003081782A1

公开(公告)日：2003-10-02

申请号：PCT/SE2003/000449

申请日：2003-03-17

Applicant: TELEFONAKTIEBOLAGET LM ERICSSON (PUBL) ,  JANSSON, Christer

Inventor： JANSSON, Christer

IPC: H03M1/06

CPC classification number: H03M1/1019 ,  H03M1/361 ,  H03M1/70

Abstract: A D/A converter range calibration system in an A/D converter structure including a set of comparators with associated calibrating D/A converters includes means (RCC) for determining the offset error range for the entire set of comparators and means (R-DAC) for adjusting the dynamic range of each calibrating D/A converter to this offset error range.

Abstract translation: 包括具有相关联的校准D / A转换器的一组比较器的A / D转换器结构中的AD / A转换器范围校准系统包括用于确定整个比较器组的偏移误差范围的装置（RCC）和装置（R-DAC） 用于将每个校准D / A转换器的动态范围调整到该偏移误差范围。

公开(公告)号：WO2003058819A1

公开(公告)日：2003-07-17

申请号：PCT/DE2003/000036

申请日：2003-01-08

Applicant: INFINEON TECHNOLOGIES AG ,  BLÜTHGEN, Hans-Martin ,  BRUELS, Nikolaus

Inventor： BLÜTHGEN, Hans-Martin ,  BRUELS, Nikolaus

IPC: H03M1/00

CPC classification number: H03M7/165 ,  H03M1/0863 ,  H03M1/361

Abstract: Vorrichtung und Verfahren zum Umwandeln von Thermometer-Code in Binär-Code und Analog-/Digital-WandlerDie Erfindung betrifft eine Vorrichtung und ein Verfahren zum Umwandeln von Thermometer-Code in Binär-Code und einen Analog-/Digital-Wandler. Die Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code hat eine Eingangs-Stufe mit einer Vielzahl von Eingängen, an welche ein Thermometer-Code anlegbar ist, wobei die Eingangs-Stufe in eine Mehrzahl von Teil-Eingangs-Stufen gruppiert ist. Jede der Teil-Eingangs-Stufen weist eine Mehrzahl der Eingänge der Eingangs-Stufe auf, eine Mehrzahl erster Ausgänge auf, wobei jeder erste Ausgang jeweils einem Eingang zugeordnet ist und mit diesem gekoppelt ist, einen zweiten Ausgang auf und ist derart eingerichtet, dass an dem zweiten Ausgang ein Signal bereitgestellt werden kann, mit dem angegeben wird, ob der an sämtlichen Eingängen der Teil-Eingangs-Stufe anliegende Abschnitt des Thermometer-Codes einen vorgegebenen Wert aufweist. Die Vorrichtung hat ferner einen ersten Addierer, der mit den ersten Ausgängen zumindest der beiden Teil-Eingangs-Stufen vor der ersten Teil-Eingangs-Stufe, deren sämtliche Eingänge den vorgegebenen Wert aufweisen, gekoppelt ist, und der derart eingerichtet ist, dass er die Anzahl aller Eingänge dieser beiden Teil-Eingangs-Stufen ermittelt, die den vorgegebenen Wert aufweisen. Ferner hat die Vorrichtung eine mit den zweiten Ausgängen und mit dem ersten Addierer gekoppelte Ausgangs-Stufe zum Ermitteln des Binär-Codes unter Verwendung der von dem ersten Addierer ermittelten Anzahl von Eingängen und der Anzahl von Teil-Eingangs-Stufen, deren sämtliche Eingänge den vorgegebenen Wert aufweisen.

Abstract translation: 的设备和方法温度计码转换为二进制代码和模拟/数字WandlerDie发明涉及一种装置和用于温度计码转换为二进制代码和模拟/数字转换器的方法。 用于将温度计码转换成二进制代码的装置，具有多个输入端，一个输入级，其温度计码均可应用，其中，所述输入级被分组为多个子输入级。 每个部分输入级的具有多个输入级，多个第一输出的输入，每个所述第一输出分别与输入相关联的并耦合与此，第二输出，并且被布置为使得在 可以提供一个信号的第二输出被给定为施加到温度计码的副输入级部分的所有输入的电压是否具有预定值。 该装置还具有一个第一加法器，之前的第1部分输入级的至少两个子输入的级，其所有输入具有预定值时，耦合到所述第一输出，并且被配置成使得它的 确定数量的具有预定值这两个子输入级的所有输入。 此外，该装置具有用于确定使用二进制码耦合到所述第二输出端和第一加法器输出级的装置的从该输入的第一加法器数目和子输入级的数量，所有的其输入的预定的确定 具有价值。

公开(公告)号：WO2003001674A2

公开(公告)日：2003-01-03

申请号：PCT/IB2002/002226

申请日：2002-06-12

Applicant: NOKIA CORPORATION ,  NOKIA, INC.

Inventor： RUHA, Antti ,  RUOTSALAINEN, Tarmo ,  TERVALUOTO, Jussi-Pekka

IPC: H03M

CPC classification number: H03M1/066 ,  H03M1/0617 ,  H03M1/361 ,  H03M3/332 ,  H03M3/334 ,  H03M3/424 ,  H03M3/464

Abstract: A multilevel quantizer is provided in combination with dynamic element matching (DEM) circuitry in a multibit sigma-delta modulator. The DEM circuitry is implemented in a divided manner as two major component parts: at least one current mode DEM switch matrix (SM), and an associated DEM decision logic block that implements the DEM control algorithm and that controls the SM. The DEM decision logic block is removed from the delay sensitive sigma-delta feedback loop, while the DEM SM remains within the feedback loop. Also described is a convenient and efficient technique to implement the DEM SM, using current steering logic within the multibit quantizer. In this case one more DEM switching matrices may be provided within the quantizer for reordering the N-1 digital output bits of the N-level quantizer.

Abstract translation: 与多位Σ-Δ调制器（10）中的动态元件匹配DEM（20）电路组合提供多电平量化器（14）。 DEM电路以分割的方式实现为两个主要组成部分：至少一个电流模式DEM开关矩阵（20B）（SM）和相关联的DEM决定逻辑块，其实现DEM控制算法（20A）并且控制 SM。 DEM决定逻辑块从延迟敏感Σ-Δ反馈回路中移除，而DEM SM保持在反馈环路内。 还描述了使用多位量化器内的当前转向逻辑来实现DEM SM的方便和有效的技术。 在这种情况下，可以在量化器内提供一个或多个DEM切换矩阵，以重新排序N级量化器的N-1个数字输出位。

公开(公告)号：WO1998024187A2

公开(公告)日：1998-06-04

申请号：PCT/IB1997001314

申请日：1997-10-20

Applicant: PHILIPS ELECTRONICS N.V. ,  PHILIPS NORDEN AB

Inventor： PHILIPS ELECTRONICS N.V. ,  PHILIPS NORDEN AB ,  VAN DE PLASSCHE, Rudy, Johan ,  VENES, Arnoldus, Gerardus, Wilhelmus

IPC: H03M01/00

CPC classification number: H03M1/0673 ,  H03M1/361

Abstract: In an A/D conversion, digital codes (DC) are obtained on the basis of respective comparisons (A) between an input signal (IN) and at least one reference level (REF). In order to improve the A/D conversion characteristics, the input signal (IN) and the respective reference level (REF) are interchanged (SW) in respect of at least one comparison (A). The digital codes (DC) are processed (POPR) so as to obtain digital output codes (DOC) whose respective signs and magnitudes are, at least on average, substantially independent of any interchanges.

Abstract translation: 在A / D转换中，基于输入信号（IN）和至少一个参考电平（REF）之间的相应比较（A）获得数字码（DC）。 为了提高A / D转换特性，关于至少一个比较（A），输入信号（IN）和相应的参考电平（REF）被互换（SW）。 对数字代码（DC）进行处理（POPR），以获得数字输出代码（DOC），其各自的符号和数值至少平均基本上不依赖于任何交换。