公开(公告)号：WO2008052202A1

公开(公告)日：2008-05-02

申请号：PCT/US2007/082747

申请日：2007-10-26

Applicant: QUALCOMM INCORPORATED ,  RICHARDSON, Thomas ,  KHANDEKAR, Aamod

Inventor： RICHARDSON, Thomas ,  KHANDEKAR, Aamod

IPC: H04L1/00 ,  H04L1/18

CPC classification number: H04L1/0057 ,  H03M13/1137 ,  H03M13/116 ,  H03M13/1185 ,  H03M13/1194 ,  H03M13/6306 ,  H03M13/6362 ,  H04L1/0009 ,  H04L1/0068 ,  H04L1/1819

Abstract: Systems and methodologies are described that facilitate transmitting low-density parity-check encoded communications in a wireless communications network and incrementing such codes in response to requests from receiving devices. The LDPC codes can have associated constraints allowing the codes to be error corrected upon receipt. The requests for incremented codes can be in cases of low transmission power or high interference, for example, where the original code can be too error-ridden to properly decode. In this case, additional nodes can be added to current and/or subsequent communications to facilitate adding a more complex constraint to the LDPC code. In this regard, the large codes can require less validly transmitted nodes to predict error-ridden values as the additional constraint renders less ambiguity in possible node value choices.

Abstract translation: 描述了有助于在无线通信网络中传送低密度奇偶校验编码通信并响应于来自接收设备的请求递增这些代码的系统和方法。 LDPC码可以具有相关联的约束，允许在接收时对代码进行纠错。 递增代码的请求可以是在低发送功率或高干扰的情况下，例如，其中原始代码可能太错误以便正确解码。 在这种情况下，可以将附加节点添加到当前和/或后续通信，以便于向LDPC码添加更复杂的约束。 在这方面，大代码可能需要较少的有效传输的节点来预测误差值，因为附加约束使可能的节点值选择中的歧义更少。

公开(公告)号：WO2007083066A1

公开(公告)日：2007-07-26

申请号：PCT/FR2007/050664

申请日：2007-01-18

Applicant: FRANCE TELECOM ,  DORE, Jean-Baptiste ,  HAMON, Marie-Hélène ,  PENARD, Pierre

Inventor： DORE, Jean-Baptiste ,  HAMON, Marie-Hélène ,  PENARD, Pierre

IPC: H03M13/29

CPC classification number: H03M13/2972 ,  H03M13/1194 ,  H03M13/2771 ,  H03M13/2978 ,  H03M13/6566

Abstract: L'invention concerne un procédé d'encodage à faible latence d'une séquence de bits d'entrée (SO) en une séquence de bits codés (S) et un procédé de décodage correspondant, ledit procédé d'encodage comprenant: une première étape (El) de codage appliquée sur les bits de la séquence de bits d'entrée (SO), selon un premier code; une étape d'entrelacement (E3) destinée à entrelacer, au moyen d'un entrelaceur, les bits issus dudit premier code; une deuxième étape (E4) de codage dit de parité, appliquée sur les bits issus dudit entrelaceur, selon un deuxième code, pour générer ladite séquence de bits codés (S); ledit procédé étant caractérisé en ce que ladite deuxième étape de codage (E4) de parité débute après l'entrelacement d'un nombre DELTA prédéterminé de bits, ledit nombre DELTA prédéterminé de bits étant compris entre un premier nombre inférieur DELTAi de bits dépendant d'au moins un paramètre de ladite étape d'entrelacement (E3), et un premier nombre supérieur DELTAs de bits correspondant au nombre total de bits devant être traités lors de ladite étape d'entrelacement (E3).

Abstract translation: 本发明涉及一种将输入比特序列（SO）低延迟编码成编码比特序列（S）的方法和相应的解码方法，所述编码方法包括：应用于输入比特序列的比特的第一编码步骤（E1） （SO），基于第一个代码; 交织步骤（E3），用于与交织器交织从所述第一码导出的比特; 基于第二代码应用于从所述交织器导出的比特的第二所谓奇偶编码步骤（E4），以生成所述编码比特序列（S）。 该方法的特征在于，所述第二奇偶校验编码步骤（E4）在预定数量 的位，所述预定数量 取决于所述交错步骤（E3）的至少一个参数的较小数量的位i i和与在所述第一交错步骤期间要处理的总位数相对应的位的第一较大数量的ss E3）

公开(公告)号：WO2012123517A1

公开(公告)日：2012-09-20

申请号：PCT/EP2012/054500

申请日：2012-03-14

Applicant: CASSIDIAN SAS ,  TELECOM SUDPARIS ,  MEGE, Philippe ,  NGUYEN, Hang ,  MARTINOD, Laurent ,  FLOREA, Alina Alexandra

Inventor： MEGE, Philippe ,  NGUYEN, Hang ,  MARTINOD, Laurent ,  FLOREA, Alina Alexandra

IPC: H03M13/35 ,  H03M13/29

CPC classification number: G06F11/08 ,  H03M13/1102 ,  H03M13/1194 ,  H03M13/132 ,  H03M13/136 ,  H03M13/1505 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/19 ,  H03M13/27 ,  H03M13/2948 ,  H03M13/296 ,  H03M13/2963 ,  H03M13/2972 ,  H03M13/356 ,  H03M13/3905 ,  H03M13/6362

Abstract: The present invention relates to an error correction encoding method (100) for encoding so called source digital data (30) having the form of a frame (102), wherein said data can be classified into a plurality of classes (102 i ). The encoding method according to the invention comprises the following steps: - a first encoding step (110 1 ) for encoding data to be encoded formed by the data of a first class (102 1 ), to obtain encoded data; and - implementing the following step successively for at least one other class (102 i >1): - mixing (108 i >1) data of said other class (102 i >1) and the data encoded or to be encoded from a preceding encoding step, and - encoding (110 i >1) data to be encoded formed by said mixed data to obtain encoded data. The invention also relates to a method for decoding data encoded with the encoding method according to the invention, as well as associated encoding device and decoding device.

Abstract translation: 本发明涉及用于编码具有帧（102）形式的所谓的源数字数据（30）的纠错编码方法（100），其中所述数据可分为多个类（102i）。 根据本发明的编码方法包括以下步骤： - 对由第一类（1021）的数据形成的要编码的数据进行编码的第一编码步骤（1101），以获得编码数据; 以及 - 针对至少一个其他类（102i> 1）连续执行以下步骤： - 从前一个编码步骤将所述另一类（102i> 1）的数据与所述编码或要编码的数据混合（108i1） 和 - 由所述混合数据形成的要被编码的（110i）数据，以获得编码数据。 本发明还涉及一种用于解码根据本发明的编码方法编码的数据的方法，以及相关的编码装置和解码装置。

公开(公告)号：WO2007003855A2

公开(公告)日：2007-01-11

申请号：PCT/FR2006/050653

申请日：2006-06-30

Applicant: FRANCE TELECOM ,  DORE, Jean-Baptiste ,  HAMON, Marie-Hélène ,  PENARD, Pierre

Inventor： DORE, Jean-Baptiste ,  HAMON, Marie-Hélène ,  PENARD, Pierre

CPC classification number: H03M13/1194 ,  H03M13/1105 ,  H03M13/116 ,  H03M13/118 ,  H03M13/1185 ,  H03M13/2906

Abstract: L'invention concerne un procédé et un système de communication comportant une première entité (3) comprenant une source d'information (9) et un dispositif encodeur (11), connectée via un canal (7) de transmission de données à une seconde entité (5) comportant un dispositif décodeur (13), le dispositif encodeur (11) étant destiné à encoder une séquence de données émise par la source d'information (9) pour former un ensemble de mots de code à partir d'une matrice de contrôle de parité comportant deux zones matricielles, chaque zone matricielle comprenant au moins une matrice de traitement, une matrice de liaison comportant un unique « 1 » par colonne et un unique « 1 » par ligne, et une matrice triangulaire ; et le dispositif décodeur (13) étant destiné à décoder un signal codé de réception reçu par la seconde entité, ledit signal codé de réception étant issu de l'ensemble de mots de code construit selon ladite matrice de contrôle de parité.

Abstract translation:

本发明涉及一种方法 以及包括第一实体的通信系统; （3）包括经由数据传输信道（7）连接的信息源（9）和编码器装置（11）; 第二个实体 （5）具有编码器装置（13），编码器装置（11）适于使用 ＆Agrave; 编码由信息源（9）生成的数据序列以形成一组码字＆lt; 从一个平价控制矩阵和oacute; 具有两个矩阵区域，每个矩阵区域包括至少一个处理矩阵，链接矩阵包括单个＆lt; 1＆raquo; 通过专栏和一个＆laquo; 1＆raquo; 每行和一个三角矩阵; 并且编码器装置（13）打算使用 ＆Agrave; 解码编码信号 由所述第二实体接收所述编码信号; 从根据所述奇偶校验矩阵构造的码字集合中接收

公开(公告)号：WO2006087792A1

公开(公告)日：2006-08-24

申请号：PCT/JP2005/002482

申请日：2005-02-17

Applicant: 富士通株式会社 ,  宮崎 俊治 ,  大渕 一央 ,  矢野 哲也

Inventor： 宮崎 俊治 ,  大渕 一央 ,  矢野 哲也

IPC: H03M13/19 ,  H03M13/27

CPC classification number: H03M13/27 ,  H03M13/1148 ,  H03M13/1194 ,  H03M13/1197

Abstract: 　Ｋ個の情報要素のそれぞれについて指定の繰り返し回数だけ繰り返し符号化を行ない、その繰り返し符号化結果を複数の部分インターリーブブロック毎に異なるインターリーブパターンで部分インターリーブし、その結果について、異なる前記部分インターリーブブロックからそれぞれ部分インターリーブ結果を指定サイズの加算ブロック分ずつ選択して加算し、その加算結果について畳み込み符号化を施してＭ個の前記パリティ符号を出力する。これにより、ＩＲＡ符号やＲＡ符号をはじめとするインターリーブ処理を用いる符号化法により定義される符号において、インターリーブ対象の符号列を分割してインターリーブすることで、特性を劣化させずにインターリーブパターン生成の複雑さを軽減でき、処理量または処理時間を分割数に従って小さくすることができる。

Abstract translation: 对于K个信息元素中的每一个，重复执行编码指定的重复次数。 然后，通过使用不同的交织模式，对每个多个部分交错块执行重复编码的结果的部分交织。 然后从不同的部分交错块中选择部分交错的结果，并通过指定的加法块的大小加在一起。 对于相加结果，执行卷积编码以输出M个奇偶校验码。 以这种方式，对于使用交织处理的编码方法定义的诸如IRA代码或RA代码的代码，被交织的代码序列被划分然后被交织，从而可以降低交错模式生成的复杂性，而不会降低 特征，并且可以根据分割数减少处理量或时间。

公开(公告)号：WO2006019217A1

公开(公告)日：2006-02-23

申请号：PCT/KR2005/001239

申请日：2005-04-28

Applicant: SAMSUNG ELECTRONICS CO., LTD.

Inventor： KYUNG, Gyu-Bum ,  MYUNG, Se-Ho ,  YANG, Kyeong-Cheol ,  YANG, Hyun-Koo ,  PARK, Dong-Seek ,  KIM, Jae-Yoel ,  PARK, Sung-Eun ,  CHOI, Seung-Hoon ,  JOO, Pan-Yuh ,  JEONG, Hong-Sil

IPC: H04L1/00

CPC classification number: H03M13/116 ,  H03M13/1134 ,  H03M13/118 ,  H03M13/1185 ,  H03M13/1188 ,  H03M13/1194 ,  H03M13/6362

Abstract: Disclosed is a device and procedure for coding a block low density parity check (LDPC) code having a variable length. The a device and procedure includes receiving an information word; and coding the information word into a block LDPC code according to a first parity check matrix or a second parity check matrix depending on a length to be applied when generating the information word into the block LDPC code.

Abstract translation: 公开了一种用于编码具有可变长度的块低密度奇偶校验（LDPC）码的装置和过程。 一种设备和过程包括接收信息字; 根据第一奇偶校验矩阵或第二奇偶校验矩阵，将信息字编码为块LDPC码，取决于当将信息字生成到块LDPC码时要应用的长度。

公开(公告)号：WO2008034254A1

公开(公告)日：2008-03-27

申请号：PCT/CA2007/001691

申请日：2007-09-21

Applicant: McGILL UNIVERSITY ,  GROSS, Warren, J. ,  MANNOR, Shie

Inventor： GROSS, Warren, J. ,  MANNOR, Shie

IPC: H03M13/01 ,  H03M13/13

CPC classification number: H03M13/1137 ,  H03M13/1105 ,  H03M13/1134 ,  H03M13/1191 ,  H03M13/1194 ,  H03M13/19 ,  H03M13/2957 ,  H03M13/3723 ,  H03M13/3753 ,  H03M13/658

Abstract: The present invention relates to a decoding method and system for stochastic decoding of LDPC codes. Each encoded sample of a set of encoded samples is first scaled by a scaling factor proportional to a noise level of the set of encoded samples. Each of the scaled encoded samples is then converted into a corresponding probability. For each probability a corresponding probability message is the generated by encoding each probability as a sequence of digital bits. Each probability message is then provided to a respective node of a logic circuitry for stochastic decoding. The logic circuitry represents a factor graph of the parity check matrix of the LDPC code. Using the logic circuitry each probability message is processed for determining an estimated sequence of information bits. If an equality node is in a hold state a chosen bit is provided from a corresponding edge memory which is updated by storing output bits from the equality node when the same is in a state other than a hold state.

Abstract translation: 本发明涉及一种用于LDPC码随机解码的解码方法和系统。 一组编码样本的每个编码样本首先按与编码样本集合的噪声电平成比例的缩放因子来缩放。 然后将每个经缩放的编码样本转换成相应的概率。 对于每个概率，相应的概率消息是通过将每个概率编码为数字比特序列而生成的。 然后将每个概率消息提供给用于随机解码的逻辑电路的相应节点。 逻辑电路表示LDPC码的奇偶校验矩阵的因子图。 使用逻辑电路，每个概率消息被处理以确定信息比特的估计序列。 如果等式节点处于保持状态，则从相应的边缘存储器提供所选择的位，当对应的边缘存储器处于除保持状态之外的状态时，通过存储来自等式节点的输出位来更新。

公开(公告)号：WO2007003855A3

公开(公告)日：2007-05-31

申请号：PCT/FR2006050653

申请日：2006-06-30

Applicant: FRANCE TELECOM ,  DORE JEAN-BAPTISTE ,  HAMON MARIE-HELENE ,  PENARD PIERRE

Inventor： DORE JEAN-BAPTISTE ,  HAMON MARIE-HELENE ,  PENARD PIERRE

IPC: H03M13/11

CPC classification number: H03M13/1194 ,  H03M13/1105 ,  H03M13/116 ,  H03M13/118 ,  H03M13/1185 ,  H03M13/2906

Abstract: The invention concerns a communication a method and a system comprising a first entity (3) including an information source (9) and a coding device (11), connected via a channel (7) transmitting data to a second entity (5) including a decoding device (13), the encoding device (11) being designed to encode a data sequence emitted by the information source (9) to form a set of code words from a parity check matrix comprising two matrix zones, each matrix zone including at least one processing matrix, one matrix including a single "1" per column and a single "1" per line, and a triangular matrix; and the decoding device being designed to decode an encoded reception signal received by the second entity, said encoded reception signal being derived from the set of code words constructed in accordance with said parity check matrix.

Abstract translation: 本发明涉及一种通信方法和系统，包括：第一实体（3），包括信息源（9）和编码装置（11），经由信道（7）连接到第二实体（5），第二实体（5）包括 解码装置（13），编码装置（11）被设计为对由信息源（9）发射的数据序列进行编码，以从包括两个矩阵区域的奇偶校验矩阵形成一组码字，每个矩阵区域至少包括 一个处理矩阵，每列包括单个“1”和每行一个“1”的一个矩阵和三角矩阵; 并且所述解码装置被设计为对由所述第二实体接收的经编码的接收信号进行解码，所述编码的接收信号从根据所述奇偶校验矩阵构造的码字集合中导出。

公开(公告)号：WO2006075672A1

公开(公告)日：2006-07-20

申请号：PCT/JP2006/300315

申请日：2006-01-06

Applicant: MITSUBISHI DENKI KABUSHIKI KAISHA ,  UNIVERSITY OF HAWAII ,  YEDIDIA, Jonathan, S. ,  FOSSORIER, Marc P. C. ,  ZHANG, Juntan ,  WANG, Yige

Inventor： YEDIDIA, Jonathan, S. ,  FOSSORIER, Marc P. C. ,  ZHANG, Juntan ,  WANG, Yige

IPC: H03M13/29 ,  H03M13/11

CPC classification number: H03M13/2987 ,  H03M13/1108 ,  H03M13/1111 ,  H03M13/114 ,  H03M13/1194 ,  H03M13/6561

Abstract: A method generates a combined-replica group-shuffled iterative decoder. First, an error-correcting code and an iterative decoder for an error-correcting code is received. Multiple group-shuffled sub-decoders for the error-correcting code are constructed, based on the iterative decoder. Then, the multiple group-shuffled sub-decoders are combined into a combined-replica group-shuffled iterative decoder. The new combined iterative decoder is applicable for LDPC codes as well as turbo and torbo product codes.

Abstract translation: 一种方法生成组合复制组混洗迭代解码器。 首先，接收用于纠错码的纠错码和迭代解码器。 基于迭代解码器构建了用于纠错码的多组混洗子解码器。 然后，将多组混洗子解码器组合成组合复制组混洗迭代解码器。 新的组合迭代解码器适用于LDPC码以及turbo和torbo产品代码。

公开(公告)号：WO2006022156A1

公开(公告)日：2006-03-02

申请号：PCT/JP2005/014870

申请日：2005-08-08

Applicant: MITSUBISHI DENKI KABUSHIKI KAISHA ,  YEDIDIA, Jonathan, S. ,  VETRO, Anthony ,  KHISTI, Ashish ,  MALIOUTOV, Dmitry

Inventor： YEDIDIA, Jonathan, S. ,  VETRO, Anthony ,  KHISTI, Ashish ,  MALIOUTOV, Dmitry

IPC: H03M7/30

CPC classification number: H03M7/30 ,  H03M13/00 ,  H03M13/03 ,  H03M13/1194 ,  H03M13/19 ,  H03M13/6312

Abstract: A method compresses a set of correlated signals by first converting each signal to a sequence of integers, which are further organized as a set of bit-planes. This can be done by signal transformation and quantization. An inverse accumulator is applied to each bit-plane to produce a bit-plane of shifted bits, which are permuted according to a predetermined permutation to produce bit-planes of permuted bits. Each bit-plane of permuted bits is partitioned into a set of blocks of bits. Syndrome bits are generated for each block of bits according to a rate-adaptive base code. Subsequently, the syndrome bits can be decompressed in a decoder to reconstructed using the syndrome bits and the bit probability estimate. The sequence of integers corresponding to all of the bit-planes can then be reconstructed from the bit probability estimates, and the original signal can be recovered from the sequences of integers using an inverse quantization and inverse transform.

Abstract translation: 一种方法通过首先将每个信号转换成整数序列来压缩一组相关信号，该整数序列进一步被组织为一组位平面。 这可以通过信号变换和量化来完成。 反向累加器被施加到每个位平面以产生位移位的位平面，它们根据预定的排列被排列以产生置换位的位平面。 置换位的每个位平面被划分成一组位块。 根据速率自适应基本码为每个位块产生综合位。 随后，可以在解码器中解压缩校正子位以使用校正子位和比特概率估计进行重建。 然后可以从比特概率估计中重构对应于所有比特平面的整数序列，并且可以使用逆量化和逆变换从整数序列中恢复原始信号。