公开(公告)号：WO2022048227A1

公开(公告)日：2022-03-10

申请号：PCT/CN2021/099335

申请日：2021-06-10

Applicant: 湖南国科微电子股份有限公司

Inventor： 陈旭光

IPC: G11C16/22

Abstract: 一种数据保护装置、存储设备及存储系统，该方案通过主机内部的电源监控模块来实现对外部电源的监测，当判定外部电源发生异常掉电时，备电模块向存储设备进行供电，以便存储设备将其内部正在缓存的数据下刷至存储模块。可见，通过在主机中设置电源监控模块来监测外部电源是否掉电，不受存储设备中大量的电容、电感等储能元件的影响，监测外部电源掉电的延时非常小，做到了快速通知存储设备执行数据保护任务，避免了数据的丢失；并且，通过在存储设备的前端设置备电模块，减小了存储设备设计的复杂性及存储设备的体积，降低了存储设备的成本。

公开(公告)号：WO2022031378A1

公开(公告)日：2022-02-10

申请号：PCT/US2021/038812

申请日：2021-06-24

Applicant: SYNOPSYS, INC.

Inventor： LU, Xiaojun

IPC: H04L9/32 ,  G11C17/16 ,  G11C16/22 ,  G11C17/18 ,  G11C7/24 ,  G11C8/20 ,  H04L9/3278

Abstract: A method includes performing a first read operation on a memory cell of a programmed first one-time programmable (OTP) anti-fuse to determine a state of the memory cell based on a first parameter level, performing a second read operation on the memory cell of the programmed first OTP anti-fuse to determine the state of the memory cell based on a second parameter level, identifying the memory cell of the first OTP anti-fuse as an uncertain bit when the state determined during the first read operation and the state determined during the second read operation are different, and programing one or more memory cells of a second OTP antifuse based on a bit position of the identified uncertain bit of the first OTP anti-fuse.

公开(公告)号：WO2021181838A1

公开(公告)日：2021-09-16

申请号：PCT/JP2020/049086

申请日：2020-12-28

Applicant: 日立Ａｓｔｅｍｏ株式会社

Inventor： 松本　昌大 ,  小田部　晃 ,  佐藤　尭生

IPC: G06F12/14 ,  G11C7/24 ,  G11C16/10 ,  G11C16/22

Abstract: センサ装置の調整情報を外部から書込みできるセンサ装置において、調整情報の不正書込みが生じる可能性があった。　本実施例のセンサ装置１は物理量を検出する検出部２と、調整情報６とプロテクト情報７を記憶する不揮発性メモリ５と、検出部２の出力信号を調整情報６の内容に基づいて調整する調整部３と、調整部３の出力を外部端子１２を介して外部へ出力する出力部４と、センサ装置１の外部と外部端子１３を介して通信する通信部１１と、通信部１１からの情報に基づいて不揮発性メモリ６への書込み処理を行う書込み部８と、通信部１１からの情報に基づいて不揮発性メモリ５の消去処理を行う消去部９と、通信部１１からの情報に基づいて不揮発性メモリ５からの読出し処理を行う読出し部１０により構成される。

公开(公告)号：WO2018200298A1

公开(公告)日：2018-11-01

申请号：PCT/US2018/028250

申请日：2018-04-19

Applicant: EVERSPIN TECHNOLOGIES, INC.

Inventor： ALAM, Syed, M.

IPC: G11C16/22

Abstract: A memory having a delayed write-back to the array of data corresponding to a previously opened page allows delays associated with write-back operations to be avoided. After ail initial activation opens a first page and the read/write operations for that page are complete, write-back of the open page to the array of memory cells is delayed until after completion of a subsequent activate operation that opens a new page. Techniques to force a write-back in the absence of another activate operation are also disclosed. Calibration and testing sequences are also supported in which a non-destructive mode preserves data stored in a non-volatile memory array and status bits used to indicate open pages are cleared so later inadvertent delayed write-back operations as a result of the calibration or testing do not corrupt the non- volatile data.

公开(公告)号：WO2018125325A1

公开(公告)日：2018-07-05

申请号：PCT/US2017/051676

申请日：2017-09-14

Applicant: GOOGLE LLC

Inventor： SCHILDER, Marius ,  CHEN, Timothy ,  JOHNSON, Scott ,  PHAM, Harrison ,  MARTIN, Derek

IPC: G11C7/24 ,  G11C16/22 ,  G11C29/36 ,  G11C29/40 ,  G11C29/46 ,  G01R31/317 ,  G01R31/3185 ,  G06F21/73 ,  G06F21/74 ,  G06F21/75 ,  G06F21/79 ,  G11C29/04 ,  G11C29/44 ,  G11C17/14 ,  G11C17/18

Abstract: A semiconductor chip device include device state fuses that may be used to configure various device states and corresponding security levels for the semiconductor chip device as it transitions from wafer manufacturing to provisioned device. The device states and security levels prevent the semiconductor chip device from being accessed and exploited, for example, during manufacturing testing. A secure boot flow process for a semiconductor chip device over its lifecycle is also disclosed. The secure boot flow may start at the wafer manufacturing stage and continue on through the insertion of keys and firmware.

公开(公告)号：WO2017119995A3

公开(公告)日：2017-08-10

申请号：PCT/US2016066374

申请日：2016-12-13

Applicant: SANDISK TECHNOLOGIES LLC

Inventor： SCHMIER JACOB B ,  ELLIS ROBERT W ,  HIGGINS JAMES M

IPC: G11C16/14 ,  G11C16/16 ,  G11C16/22 ,  G11C16/30

CPC classification number: G11C16/14 ,  G11C16/10 ,  G11C16/16 ,  G11C16/22 ,  G11C16/30

Abstract: In a non-volatile memory system, a fast bulk secure erase method for erasing data includes, in response to a secure erase command: applying charge to a portion of non-volatile memory in the non-volatile memory system, and performing an erase operation sufficient to remove charge from the portion of non-volatile memory to below an erase threshold. The applied charge is sufficient to program memory cells in the portion of non-volatile memory to above a pre-erase program threshold.

Abstract translation: 在非易失性存储器系统中，用于擦除数据的快速批量安全擦除方法包括响应于安全擦除命令：将电荷施加到非易失性存储器系统中的非易失性存储器的一部分，并执行擦除操作 足以将电荷从非易失性存储器部分移除到低于擦除阈值。 所施加的电荷足以将非易失性存储器的部分中的存储器单元编程为高于预擦除程序阈值。

公开(公告)号：WO2015061219A1

公开(公告)日：2015-04-30

申请号：PCT/US2014/061380

申请日：2014-10-20

Applicant: SANDISK TECHNOLOGIES INC.

Inventor： SHLICK, Mark ,  MURIN, Mark ,  LASSER, Menahem

IPC: G11C16/22 ,  G11C11/56

CPC classification number: G11C5/005 ,  G11C5/141 ,  G11C5/143 ,  G11C11/5628 ,  G11C16/0483 ,  G11C16/105 ,  G11C16/225 ,  G11C16/30 ,  G11C2211/5648

Abstract: A data storage device includes a non-volatile memory. A method includes programming a first page at a word line of the non-volatile memory. While programming a second page at the word line, first storage elements of the word line are selectively programmed in response to a power drop at the data storage device to increase a state separation that separates data values of the first page.

Abstract translation: 数据存储装置包括非易失性存储器。 一种方法包括在非易失性存储器的字线处编程第一页。 当在字线处编程第二页时，字线的第一存储元件被有选择地编程以响应于数据存储设备处的功率下降，以增加分离第一页数据值的状态分离。

公开(公告)号：WO2014164491A1

公开(公告)日：2014-10-09

申请号：PCT/US2014/022583

申请日：2014-03-10

Applicant: SANDISK TECHNOLOGIES INC.

Inventor： ROSTOKER, Tal

IPC: G11C16/22 ,  G06F12/14 ,  G11C8/20

CPC classification number: G06F3/0611 ,  G06F3/0679 ,  G06F12/0246 ,  G06F12/1416 ,  G06F12/1425 ,  G06F12/1441 ,  G06F2212/1052 ,  G06F2212/2022 ,  G06F2212/7207 ,  G11C8/20 ,  G11C16/22

Abstract: A data storage device includes a write protection data structure that includes a first set of entries corresponding to a first set of ranges of memory addresses. A first indication stored in an entry, in the first set of entries, corresponds to an absence of write-protected data between a lowest address of the range of addresses corresponding to the entry and a highest address of a memory. A second indication stored in the entry corresponds to write-protected data within the range of addresses. The data storage device also includes a write protection map that includes a second set of entries corresponding to a second set of ranges of the memory addresses. The device is configured to locate, in the write protection data structure, an entry corresponding to a range of memory addresses.

Abstract translation: 数据存储设备包括写保护数据结构，其包括对应于第一组存储器地址范围的第一组条目。 在第一组条目中存储在条目中的第一指示对应于在对应于条目的地址范围的最低地址和存储器的最高地址之间不存在写保护数据。 存储在条目中的第二指示对应于地址范围内的写保护数据。 数据存储设备还包括写保护地图，其包括对应于存储器地址的第二组范围的第二组条目。 该设备被配置为在写保护数据结构中定位与存储器地址范围相对应的条目。

公开(公告)号：WO2012117311A1

公开(公告)日：2012-09-07

申请号：PCT/IB2012/050743

申请日：2012-02-19

Applicant: NDS LIMITED ,  AMARILIO, Lior ,  BEAR, Uri ,  ELBAUM, Reuven ,  SHAPIRO, Yigal ,  SHEN-ORR, Chaim D. ,  SHLOMOVICH, Yonatan ,  SHKEDY, Zvi

Inventor： AMARILIO, Lior ,  BEAR, Uri ,  ELBAUM, Reuven ,  SHAPIRO, Yigal ,  SHEN-ORR, Chaim D. ,  SHLOMOVICH, Yonatan ,  SHKEDY, Zvi

IPC: G11C16/22 ,  G06F21/00 ,  G11C7/24 ,  G06K19/073

CPC classification number: G11C7/00 ,  G11C7/24 ,  G11C16/22

Abstract: An integrated circuit device (20, 60) includes a plurality of memory cells (22), which are configured to store data. Multiple P-N junctions (24) are arranged so that a single, respective P-N junction is disposed in proximity to each memory cell and is configured to emit optical radiation during readout from the memory cell with a wavelength matching an emission wavelength of the memory cell.

Abstract translation: 集成电路装置（20,60）包括被配置为存储数据的多个存储单元（22）。 布置多个P-N结（24），使得单个相应的P-N结设置在每个存储单元附近，并且被配置为在从存储单元读出具有与存储单元的发射波长匹配的波长的情况下发射光辐射。

公开(公告)号：WO2011134541A1

公开(公告)日：2011-11-03

申请号：PCT/EP2010/065858

申请日：2010-10-21

Applicant: ROBERT BOSCH GMBH ,  IHLE, Markus ,  AUE, Axel ,  SZERWINSKI, Robert ,  BUBECK, Oliver ,  HAYEK, Jan ,  SHOKROLLAHI, Jamshid

Inventor： IHLE, Markus ,  AUE, Axel ,  SZERWINSKI, Robert ,  BUBECK, Oliver ,  HAYEK, Jan ,  SHOKROLLAHI, Jamshid

IPC: G11C11/00 ,  G11C16/22 ,  G06F21/00

CPC classification number: G11C16/06 ,  G06F12/1433 ,  G06F21/79 ,  G11C11/005 ,  G11C16/22

Abstract: Die vorliegende Erfindung betrifft ein Speichermodul (230) zur gleichzeitigen Bereitstellung wenigstens eines sicheren (163) und wenigstens eines unsicheren (133) Speicherbereichs, wobei das Speichermodul (230) eine eigene Schreib/Leseelektronikeinheit (132, 162) für jeden der Speicherbereiche (133, 163) und wenigstens einen gemeinsamen Analogschaltungsteil (234), wie z.B. eine Spannungsversorgungsschaltung zur Versorgung der Schreib-/Leseelektronikeinheiten (132, 162) und/oder der Speicherbereiche (133, 163), umfasst. Die Erfindung betrifft auch einen Mikrocontroller (200) mit einem solchen Speichermodul (230). Insbesondere bei Flash-Speicher kann so bspw. eine Ladungspumpe und/oder eine Schreib-/Leseverstärkerbank eingespart werden.

Abstract translation: 本发明涉及一种存储器模块（230），用于同时提供至少一个安全的（163）和至少一个不安全的（133）的存储器区域，其中，所述存储器模块（230）具有其自己的读/对每个存储器区域（133写电子单元（132，162）， 163）和至少一个公共模拟电路部（234），如 电压供给电路，用于供给读/写电子单元（132，162）和/或所述存储器区域（133，163）包括。 本发明还涉及到微控制器（200）具有这样的存储模块（230）。 尤其是闪速存储器，电荷泵和/或读/写放大器组可以被保存为例如..