公开(公告)号：WO2023070301A1

公开(公告)日：2023-05-04

申请号：PCT/CN2021/126318

申请日：2021-10-26

申请人： 华为技术有限公司

发明人： 王柳峥 ,  黄宇 ,  张炜铭

IPC分类号： G01R31/3185

摘要： 一种用于对逻辑电路进行仿真的方法和设备。该方法包括对逻辑电路进行分级，并且由GPU在同一时间帧中使用测试向量对分级后的各级中的多个逻辑门进行并行计算以最终得到逻辑仿真输出集。相比于诸如硬编码之类的由CPU执行的常规串行仿真，由GPU对经分级的电路中多个逻辑门进行并行仿真可以大幅度缩减逻辑仿真的时间。

公开(公告)号：WO2023057143A1

公开(公告)日：2023-04-13

申请号：PCT/EP2022/074556

申请日：2022-09-05

申请人： ERS ELECTRONIC GMBH

发明人： REITINGER, Klemens

IPC分类号： G01R31/28 ,  G01R31/3185 ,  H01L21/687 ,  G01R31/2831 ,  G01R31/318511

摘要： Die vorliegende Erfindung schafft eine Abschirmvorrichtung für einen Chuck, einen entsprechenden Chuck und eine entsprechende Waferproberanordnung. Die Abschirmvorrichtung ist ausgestattet mit einer Ringeinrichtung (30) mit einem ersten Ring (30a) und einem zweiten Ring (30b); wobei der erste Ring (30a) an einer äußeren Peripherie (PP) von dem Chuck (CH) des Waferprobers (1) anbringbar ist und der zweite Ring (30b) entlang einer Höhenachse (HA) des Chucks (CH) verschieblich zum ersten Ring (30a) an dem ersten Ring (30a) gelagert ist und einer Vorspanneinrichtung (FE) zum elastischen Vorspannen des zweiten Ringes (30b) gegenüber dem ersten Ring (30a) entlang der Höhenachse (HA) des Chucks (CH), so dass der zweite Ring (30b) in dem Chuck (CH) im angebrachten Zustand über die Oberseite (OS) des Chuck (CH) vorsteht. Der zweite Ring (30b) weist einen Hohlraum (H) und damit kommunizierende Bohrungen (B) aufweist, wobei der Hohlraum (H) einen Anschluss (A) zum Anschließen einer Gasversorgungseinrichtung (LV) aufweist. Über die Bohrungen (B) mittels der Gasversorgungseinrichtung (LV) ist ein Luftlager (LL) gegenüber einem plattenförmigen Gegenlager (20; 11b) oberhalb des zweiten Ringes (30b) in Bezug auf die Höhenachse (HA) des Chucks (CH) erzeugbar, wobei die Vorspanneinrichtung (FE) durch das Luftlager (LL) derart komprimierbar ist, dass keine Berührung zwischen dem zweiten Ring (30b) und dem plattenförmigen Gegenlager (20; 11b) auftritt.

公开(公告)号：WO2023022279A1

公开(公告)日：2023-02-23

申请号：PCT/KR2021/011562

申请日：2021-08-28

申请人： (주)이노티오

发明人： 송재훈

IPC分类号： G01R31/3185 ,  G01R31/3183

摘要： IC 칩 스캔 테스트를 위한 스캔 섹션의 사용 가능한 쉬프트 주파수를 찾기 위한 검색용 데이터를 생성하는 방법 및 그 장치가 개시된다. 검색용 데이터 생성 장치는 IC 칩 테스트 장치가 제어하거나 설정할 수 있는 주파수 또는 타이밍 식별자의 개수가 입력 스캔 패턴의 스캔 섹션의 개수보다 작으면, 상기 입력 스캔 패턴을 적어도 하나 이상의 스캔 섹션을 포함하는 적어도 둘 이상의 세그먼트로 구분하고, 세그먼트의 개수에 해당하는 복수의 검색용 데이터를 생성한다.

公开(公告)号：WO2023018646A1

公开(公告)日：2023-02-16

申请号：PCT/US2022/039693

申请日：2022-08-08

申请人： UNIVERSITY OF CINCINNATI

发明人： EMMERT, John Martin ,  PERUMALLA, Anvesh

IPC分类号： G06F21/44 ,  G01R31/317 ,  G01R31/3185 ,  G06F11/00 ,  G06F16/13 ,  H01L27/11524 ,  H01L27/1157

摘要： An apparatus may comprise a controller programmed to establish a connection with an integrated circuit, program a plurality of cross-coupled look up tables of the integrated circuit to generate a plurality of memory cells, each pair of cross-coupled look up tables comprising one memory cell, and associate a plurality of the memory cells with a digital fingerprint of the integrated circuit, a value of each memory cell after startup of the integrated circuit comprising one bit of the digital fingerprint.

公开(公告)号：WO2022272034A1

公开(公告)日：2022-12-29

申请号：PCT/US2022/034857

申请日：2022-06-24

申请人： IC ANALYTICA, LLC

发明人： DRENNAN, Patrick G. ,  SPECTOR, Joseph S. ,  WUNDERLICH, Richard

IPC分类号： G01R31/3187 ,  G01R31/3185 ,  G01R1/07342 ,  G01R31/2887

摘要： An apparatus has a semiconductor wafer hosting rows and columns of chips, where the rows and columns of chips are separated by scribe lines. Vertical and horizontal routing lines are in the scribe lines interconnecting the rows and columns of chips. Test circuit sites are in the scribe lines, each test circuit site including contact pads for simultaneous connection to probe card needles, sensor circuit select and control circuitry, and a sensor circuit bank.

公开(公告)号：WO2022161629A1

公开(公告)日：2022-08-04

申请号：PCT/EP2021/052188

申请日：2021-01-29

申请人： ADVANTEST CORPORATION ,  MIELKE, Frank

发明人： MIELKE, Frank

IPC分类号： G01R31/319 ,  G01R31/3187 ,  G01R31/3185 ,  G01R33/02

摘要： The invention describes an apparatus (100) for testing a component, wherein the apparatus (100) is configured to apply (101), for a set of B-field orientations, a magnetic B-field with a B-field orientation from the set of B-field orientations to the component; and wherein the apparatus (100) is configured to perform (102) a test of the component in the presence of the respective magnetic B-fields, to obtain an information characterizing an operation of the component; and wherein the apparatus (100) is configured to determine (103) a test result on the basis of the information characterizing the operation of the component associated with different magnetic B-fields. The invention also describes a method of testing and a computer program implementing the method. A test arrangement comprising the apparatus for testing is also described. This invention provides a testing concept, which is more efficient in view of the reliability and the costs.

公开(公告)号：WO2022128713A1

公开(公告)日：2022-06-23

申请号：PCT/EP2021/084891

申请日：2021-12-09

申请人： ROBERT BOSCH GMBH

发明人： WIEJA, Thomas ,  HERMANN, Carsten ,  KUEHNLE, Matthias

IPC分类号： G01R31/3167 ,  G01R31/3185

摘要： Die Erfindung betrifft eine Vorrichtung zum Testen einer integrierten Schaltung, welche einen analogen Teil (1) und einen digitalen Teil (2) aufweist. Der analoge Teil (1) weist zumindest ein analoges Modul (11) mit einer Mehrzahl von Eingängen und zumindest einem Ausgang auf. Der digitale Teil (2) der Vorrichtung ist zum Detektieren eines Signals am Ausgang der integrierten Schaltung während eines ersten Betriebsmodus der Vorrichtung und zum Vergleichen des detektierten Signals mit einem ersten Sollwert ausgebildet. Ferner ist der digitale Teil (2) zum Detektieren eines Signals am Ausgang der integrierten Schaltung während eines zweiten Betriebsmodus der Vorrichtung unter Verwendung des analogen Teils (1) und zum Vergleichen des detektierten Signals mit einem zweiten Sollwert ausgebildet. Der digitale Teil (2) ist ferner dazu ausgebildet, ein Signal an einem Ausgang des analogen Moduls (11) während eines dritten Betriebsmodus zu detektieren und das detektierte Signal mit einem dritten Sollwert zu vergleichen.

公开(公告)号：WO2022088595A1

公开(公告)日：2022-05-05

申请号：PCT/CN2021/082537

申请日：2021-03-24

申请人： 深圳市紫光同创电子有限公司

发明人： 赵世赟 ,  刘蒲霞 ,  傅启攀

IPC分类号： G01R31/3185

摘要： 一种边界扫描测试方法，用于测试第一器件到第二器件PAD的连通性，包括以下步骤：配置FPGA进入测试模式，编辑用户逻辑功能，设置旁路电路(S10)；选择待测PAD，载入测试指令为测试待测输出PAD到待测输入PAD的连通性(S20)；输入测试激励(S30)；将测试激励通过FPGA下级器件的TDO移出(S40)；进行响应分析和故障诊断(S50)。通过编辑用户逻辑功能，设置旁路电路，将不需要测试的PAD旁路，缩短了测试扫描链，加快测试速度，提高了测试灵活性。

公开(公告)号：WO2022081898A1

公开(公告)日：2022-04-21

申请号：PCT/US2021/055069

申请日：2021-10-14

申请人： SYNOPSYS, INC.

发明人： SINHA, Anubhav ,  ARCHER, Brian ,  SAMUDRA, Abhijeet ,  KANDULA, Kranthi ,  KAPATKAR, Amit ,  GUPTA, Akshay Kumar ,  BABU REDDY, Hemasagar ,  NAGARANDAL, Ajay

IPC分类号： G01R31/3185 ,  G01R31/317 ,  G01R31/319

摘要： An integrated circuit (IC) device and a method for communicating test data utilizes test control circuitry, and a test controller. The test controller is coupled with the test control circuitry and decodes packetized test pattern data to identify configuration data for the test controller and test data for the test control circuitry. The test controller further communicates the test data to the test control circuitry, and packetizes resulting data received from the test control circuitry. The resulting data corresponds to errors identified by a test performed based on the test pattern data.

公开(公告)号：WO2021205924A1

公开(公告)日：2021-10-14

申请号：PCT/JP2021/013280

申请日：2021-03-29

申请人： ミネベアミツミ株式会社

发明人： 茂木　朗 ,  大塚　信也

IPC分类号： H01L27/04 ,  G01R31/28 ,  G01R31/3185 ,  H03K17/00 ,  H03K17/22

摘要： 集積回路は、電源電圧が入力される電源端子と、電源端子に対する電源電圧の入力状態に応じた電源電圧検知信号を出力する電源電圧検知部と、動作モード信号が入力される動作モード信号入力端子と、動作モード信号と、電源電圧検知信号とに基づいて、動作モードを決定する動作モード決定部とを備える。